chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

555數(shù)字集成電路介紹

倩倩 ? 來(lái)源:lq ? 作者:呆望天空 ? 2019-10-12 11:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

前面介紹的都是模擬電子電路,接下來(lái)在介紹一些數(shù)字邏輯電路的知識(shí),先介紹555集成電路。555集成電路大量應(yīng)用于電子控制、電子檢測(cè)、儀器儀表、家用電器、音響報(bào)警、電子玩具等諸多方面??捎米?a target="_blank">振蕩器、脈沖發(fā)生器、延時(shí)發(fā)生器、定時(shí)器、方波發(fā)生器、單穩(wěn)態(tài)觸發(fā)振蕩器、雙穩(wěn)態(tài)多諧振蕩器、自由多諧振蕩器、鋸齒波產(chǎn)生器、脈寬調(diào)制器等。

555集成電路的特點(diǎn)

1.555在電路結(jié)構(gòu)上由模擬電路和數(shù)字電路組合而成,他將模擬功能與邏輯功能融為一體,能夠產(chǎn)生較為精準(zhǔn)的時(shí)間延遲和振蕩。而且還擴(kuò)寬了模擬集成電路的應(yīng)用范圍。

2.555集成電路采用單電源。雙極型555的電壓范圍為4.5~15V,而CMOS 型的電源適應(yīng)范圍更寬,為2~18V。這樣,它就可以和模擬運(yùn)算放大器還有TTL或CMOS數(shù)字電路共用一個(gè)電源。

3.555可獨(dú)立構(gòu)成一個(gè)定時(shí)電路,且定時(shí)精度較高。

4.555最大輸出電流(雙極型)可達(dá)200mA,帶負(fù)載能力強(qiáng),可直接驅(qū)動(dòng)小電機(jī)、喇叭、小繼電器等負(fù)載。

555集成電路實(shí)物圖

目前市場(chǎng)賣的555集成電路的封裝外形多為8腳雙列直插式封裝,當(dāng)然還有貼片封裝,這里不做解釋,外形見圖示。

NE555P芯片實(shí)物圖

引腳排列圖如圖示

555芯片引腳圖

1——接地(負(fù)極);2——觸發(fā)端;3——輸出端;4——復(fù)位端;

5——控制電壓;6——閾值電壓;7——放電端;8——電源端(正極)。

555結(jié)構(gòu)組成

雖然很多半導(dǎo)體公司都在生產(chǎn)各自型號(hào)的555芯片,但是其內(nèi)部電路大同小異,且都具有相同的引出功能端。

555集成電路內(nèi)部一共有21個(gè)三極管、4個(gè)二極管和16個(gè)電阻,組成兩個(gè)電壓比較器、一個(gè)R-S觸發(fā)器、一個(gè)放電三極管和由3個(gè)5KΩ電阻組成的分壓器。圖中A1、A2是兩個(gè)高增益的電壓比較器,它們的輸出端分別接到觸發(fā)器的R(置0)端和S(置1)端。V是放電二極管,R1、R2、R3就是3只5KΩ電阻,組成分壓器,555芯片的名稱因此而得名。

A1稱為上比較器,A2為下比較器,由于R1、R2、R3阻值相等,所以電路的第5腳電位固定在2/3Vcc上,Vcc為工作電源電壓,第6腳是閾值輸入端。下比較器A2的同相輸入端,電位被固定在1/3Vcc上,反相輸入端即在第2腳作為觸發(fā)輸入端。A1與A2的輸出端分別送到R-S觸發(fā)器的置位端S(即置1),和復(fù)位端R(即置0),以控制輸出端第3腳的電平狀態(tài)和放電三極管VT的導(dǎo)通與截止。

555內(nèi)部等效圖

555集成電路原理介紹

圖中的外部元件Rt、Ct,與555集成電路接成的是單穩(wěn)態(tài)電路。由于A1的基準(zhǔn)設(shè)在反相輸入端(2/3Vcc),所以當(dāng)閾值端即第6腳電壓高于或等于2/3Vcc時(shí),A1輸出高電平,使觸發(fā)器復(fù)位,輸出端第3腳為低電平,Q=0,所以!Q=1;(!Q代表非Q),此時(shí)放電管VT導(dǎo)通,555電路的第1、7兩腳被VT短接,外部電容Ct,可以通過(guò)第1、7腳間放電。而A2的基準(zhǔn)是設(shè)在同相輸入端,因此只有觸發(fā)端第2腳電位低于或等于1/3Vcc時(shí),A2輸出高電平,觸發(fā)器被置位,第三腳輸出高電平,!Q=0,放電管VT截止,第1、7兩腳間斷開,等效為第7腳懸空,此時(shí)外接電容Ct,可通過(guò)電阻Rt充電。閾值端第6腳只對(duì)高電平(≥2/3Vcc)有效,對(duì)低電平不起作用。觸發(fā)器第2腳只對(duì)低電平(≤1/3Vcc)有效,對(duì)高電平不起作用。因此觸發(fā)端第2腳電位低于1/3Vcc時(shí),555的第3腳就輸出高電位,當(dāng)觸發(fā)端第6腳電位高于2/3Vcc且第2腳電位高于1/3Vcc時(shí),555的第3腳輸出低電平。

555集成電路還設(shè)置了強(qiáng)制復(fù)位端第4腳,如果該腳為低電位(≤0.4V)時(shí),不管第2/6腳電位高低如何,第3腳總是輸出低電平。555集成電路的第5腳為控制端,可以通過(guò)外接分壓電阻或穩(wěn)壓管來(lái)改變A1、A2兩個(gè)電壓比較器的基準(zhǔn)電壓以擴(kuò)大其應(yīng)用范圍, 如果在第5腳與第1腳之間外接一只5.1V穩(wěn)壓管,則上比較器A1的基準(zhǔn)電壓就是5.1V,而比較器A2的基準(zhǔn)電壓便為5.1V×1/2=2.6V。如果在第5腳接一個(gè)交變電壓,則A1、A2兩比較器的基準(zhǔn)電壓將隨時(shí)間而變化,從而使外部電路充放電時(shí)間也隨之變化,也就是起到調(diào)制作用。大部分電路通過(guò)103(0.01uF)電容器接地,以消除干擾。

555集成電路簡(jiǎn)明真值表

555集成電路真值表

555集成電路分為雙極型和CMOS型兩種。CMOS型的555電路一般命名為7555,也叫NE7555,而雙極型的為NE555,有所區(qū)別。上述所講的是雙極型的555芯片,工作電壓為4.5V~15V,第3腳輸出驅(qū)動(dòng)電流可達(dá)200mA,可直接驅(qū)動(dòng)小型繼電器,但缺點(diǎn)是靜態(tài)電流也偏大。

先了解一下555集成電路的基本原理,積少成多,對(duì)學(xué)習(xí)數(shù)字邏輯電路有一定的幫助,建議小伙伴多學(xué)學(xué)。領(lǐng)悟之后可對(duì)相關(guān)電路進(jìn)行學(xué)習(xí)用三個(gè)555芯片設(shè)計(jì)聲光計(jì)時(shí)器項(xiàng)目。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電源
    +關(guān)注

    關(guān)注

    185

    文章

    18785

    瀏覽量

    262505
  • 集成電路
    +關(guān)注

    關(guān)注

    5450

    文章

    12532

    瀏覽量

    373613
  • 模擬電路
    +關(guān)注

    關(guān)注

    126

    文章

    1605

    瀏覽量

    105213
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    門控時(shí)鐘(Clock-gating)介紹

    門控時(shí)鐘(Clock-gating):是數(shù)字電路設(shè)計(jì)中常用于低功耗設(shè)計(jì)的一種設(shè)計(jì),數(shù)字電路中的功耗可以分為動(dòng)態(tài)功耗和靜態(tài)功耗兩部分,現(xiàn)在的數(shù)字集成電路基本都采用CMOS結(jié)構(gòu),靜態(tài)功耗幾乎很小,主要
    發(fā)表于 01-16 06:30

    華大九天Empyrean Liberal工具助力數(shù)字集成電路設(shè)計(jì)

    數(shù)字集成電路設(shè)計(jì)中,單元庫(kù)和IP庫(kù)宛如一塊塊精心打磨的“積木”,是數(shù)字IC設(shè)計(jì)的重要基礎(chǔ)。從標(biāo)準(zhǔn)單元庫(kù)(Standard Cell)、輸入輸出接口(I/O Interface)、存儲(chǔ)器單元(如
    的頭像 發(fā)表于 07-09 10:14 ?2470次閱讀
    華大九天Empyrean Liberal工具助力<b class='flag-5'>數(shù)字集成電路</b>設(shè)計(jì)

    新思科技攜手深圳大學(xué)助力數(shù)字集成電路人才培養(yǎng)

    此前,2025年5月24日至27日, 新思科技受邀參與深圳大學(xué)電子與信息工程學(xué)院、IEEE電路與系統(tǒng)深圳分會(huì)聯(lián)合舉辦的“數(shù)字集成電路中后端設(shè)計(jì)流程與EDA工具實(shí)戰(zhàn)培訓(xùn)”。本次培訓(xùn)面向40余名集成電路
    的頭像 發(fā)表于 06-14 10:44 ?1287次閱讀

    電路設(shè)計(jì)異常要考慮:電流倒灌、熱插拔、過(guò)流保護(hù)、過(guò)壓保護(hù)、上電電流

    /AHCT類集成電路中無(wú)此缺陷。 2、D2是半導(dǎo)體集成產(chǎn)生的生命存在缺陷(于所有數(shù)字集成電路),其輔助功能為對(duì)線路引用的下沖信號(hào)進(jìn)行限幅,提供一些電流保護(hù)功能。 3、D3用于保護(hù)CMOS電路
    發(fā)表于 05-20 14:27

    元器件及單元電路介紹-610頁(yè)

    元器件及單元電路介紹放大電路基礎(chǔ),電源電路,正弦波振蕩電路,調(diào)制與解調(diào)電路,混頻
    發(fā)表于 05-19 15:41

    電機(jī)控制專用集成電路PDF版

    直流電動(dòng)機(jī)精密速度控制的鎖相環(huán)集成電路作了專門介紹。 控制電機(jī)中的信號(hào)類元件自整角機(jī)、旋轉(zhuǎn)變壓器、感應(yīng)同步器等均屬模擬型控制元件,在計(jì)算機(jī)控制的數(shù)字控制系統(tǒng)中,需要特 殊的A/D、D/A轉(zhuǎn)換器作為接口
    發(fā)表于 04-22 17:02

    中國(guó)集成電路大全 接口集成電路

    章內(nèi)容,系統(tǒng)地介紹了接口集成電路及其七大類別,詳細(xì)說(shuō)明了每一類別所包括品種的特性、電路原理、參數(shù)測(cè)試和應(yīng)用方法。因?yàn)榻涌?b class='flag-5'>集成電路的類別多,而旦每類之間的聯(lián)系不如
    發(fā)表于 04-21 16:33

    浮思特 | CMOS技術(shù)原理與應(yīng)用:從晶體管結(jié)構(gòu)到反相器設(shè)計(jì)

    MOSFET在數(shù)字電路中的常見形式是互補(bǔ)MOS(CMOS)電路。CMOS技術(shù)將n溝道和p溝道MOSFET成對(duì)集成在同一芯片上,成為數(shù)字集成電路的主導(dǎo)技術(shù),相比單獨(dú)使用NMOS和PMOS
    的頭像 發(fā)表于 04-16 11:55 ?1478次閱讀
    浮思特 | CMOS技術(shù)原理與應(yīng)用:從晶體管結(jié)構(gòu)到反相器設(shè)計(jì)

    集成電路制造中的電鍍工藝介紹

    本文介紹集成電路制造工藝中的電鍍工藝的概念、應(yīng)用和工藝流程。
    的頭像 發(fā)表于 03-13 14:48 ?2464次閱讀
    <b class='flag-5'>集成電路</b>制造中的電鍍工藝<b class='flag-5'>介紹</b>

    集成電路制造中的劃片工藝介紹

    本文概述了集成電路制造中的劃片工藝,介紹了劃片工藝的種類、步驟和面臨的挑戰(zhàn)。
    的頭像 發(fā)表于 03-12 16:57 ?2964次閱讀
    <b class='flag-5'>集成電路</b>制造中的劃片工藝<b class='flag-5'>介紹</b>

    集成電路和光子集成技術(shù)的發(fā)展歷程

    本文介紹集成電路和光子集成技術(shù)的發(fā)展歷程,并詳細(xì)介紹了鈮酸鋰光子集成技術(shù)和硅和鈮酸鋰復(fù)合薄膜技術(shù)。
    的頭像 發(fā)表于 03-12 15:21 ?1767次閱讀
    <b class='flag-5'>集成電路</b>和光子<b class='flag-5'>集成</b>技術(shù)的發(fā)展歷程

    集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析介紹

    本文介紹集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢(shì)和局限性。 ? 靜態(tài)時(shí)序分析(Static Timing
    的頭像 發(fā)表于 02-19 09:46 ?1625次閱讀

    集成電路為什么要封膠?

    集成電路為什么要封膠?漢思新材料:集成電路為什么要封膠集成電路封膠的主要原因在于提供多重保護(hù)和增強(qiáng)性能,具體來(lái)說(shuō)包括以下幾個(gè)方面:防止環(huán)境因素?fù)p害:集成電路在工作過(guò)程中可能會(huì)受到靜電、
    的頭像 發(fā)表于 02-14 10:28 ?1012次閱讀
    <b class='flag-5'>集成電路</b>為什么要封膠?

    集成電路工藝中的金屬介紹

    本文介紹集成電路工藝中的金屬。 集成電路工藝中的金屬 概述 在芯片制造領(lǐng)域,金屬化這一關(guān)鍵環(huán)節(jié)指的是在芯片表面覆蓋一層金屬。除了部分起到輔助作用的阻擋層和種子層金屬之外,在集成電路
    的頭像 發(fā)表于 02-12 09:31 ?2891次閱讀
    <b class='flag-5'>集成電路</b>工藝中的金屬<b class='flag-5'>介紹</b>

    數(shù)字集成電路 Verilog 熟悉vivado FPGA微電子、電子工程

    1、計(jì)算機(jī)、微電子、電子工程等相關(guān)專業(yè)碩士; 2、熟悉數(shù)字集成電路基本原理、設(shè)計(jì)技巧、設(shè)計(jì)流程及相關(guān)EDA工具; 3、精通Verilog語(yǔ)言,熟悉AMBA協(xié)議; 4、有FPGA開發(fā)或SOC設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先; 5、具有較強(qiáng)的獨(dú)立工作能力、良好的團(tuán)隊(duì)合作精神。
    發(fā)表于 02-11 18:03