此前，2025年5月24日至27日, 新思科技受邀參與深圳大學(xué)電子與信息工程學(xué)院、IEEE電路與系統(tǒng)深圳分會聯(lián)合舉辦的“數(shù)字集成電路中后端設(shè)計流程與EDA工具實戰(zhàn)培訓(xùn)”。本次培訓(xùn)面向40余名集成電路工程專業(yè)研究生，由新思科技資深工程師團隊全程授課，通過系統(tǒng)化課程設(shè)計為學(xué)子打通從理論到產(chǎn)業(yè)實踐的進階通道。

在人工智能(AI)時代，數(shù)字芯片和邏輯芯片的設(shè)計與實現(xiàn)顯得尤為重要。與單片機嵌入式系統(tǒng)和FPGA的開發(fā)流程不同，數(shù)字集成電路的中后端設(shè)計（從邏輯網(wǎng)表到版圖生成、物理驗證及簽核）對專業(yè)性和技術(shù)復(fù)雜度的要求極高。這一階段涉及邏輯綜合后的物理實現(xiàn)、時鐘樹綜合、布線、時序分析、功耗分析、物理驗證等關(guān)鍵步驟，需要開發(fā)者熟練運用一系列先進的EDA工具軟件，以確保芯片的可靠性、功能性和性能達到設(shè)計要求。

此次實戰(zhàn)培訓(xùn)旨在為未來開發(fā)者提供一個系統(tǒng)學(xué)習(xí)和深度實踐數(shù)字集成電路中后端設(shè)計流程及其核心EDA工具的機會，幫助他們在未來的學(xué)術(shù)和職業(yè)生涯中打下堅實基礎(chǔ)，更好地應(yīng)對技術(shù)挑戰(zhàn)。

培訓(xùn)采用“理論+實踐”的強化模式。新思科技的資深工程師們?yōu)閷W(xué)生們帶來了關(guān)于數(shù)字集成電路中后端設(shè)計流程的全面講解。內(nèi)容系統(tǒng)覆蓋了從邏輯網(wǎng)表輸入、物理實現(xiàn)（布局規(guī)劃、布局、時鐘樹綜合、布線）、時序/功耗分析（Signoff）到物理驗證（DRC/LVS）等核心環(huán)節(jié)，并著重介紹了新思科技Fusion Compiler（物理實現(xiàn)）和PrimeTime（簽核級靜態(tài)時序分析）兩大核心工具在流程中的關(guān)鍵作用和應(yīng)用技巧。

工程師們在理論講解中系統(tǒng)梳理了數(shù)字集成電路設(shè)計全流程，并聚焦于中后端部分，深入闡釋了硬件描述語言(HDL)綜合后得到的邏輯網(wǎng)表如何作為中后端設(shè)計的起點，并詳細拆解了使用Fusion Compiler進行物理實現(xiàn)（包括布局規(guī)劃、標(biāo)準(zhǔn)單元布局、時鐘樹綜合、全局與詳細布線）以及使用PrimeTime進行簽核級時序分析、功耗分析的關(guān)鍵步驟、挑戰(zhàn)與最佳實踐。

工程師們特別強調(diào)了集成電路設(shè)計專業(yè)工具如Fusion Compiler和PrimeTime在整個中后端設(shè)計流程中的核心樞紐作用。這些工具貫穿了從網(wǎng)表到GDSII的物理實現(xiàn)、優(yōu)化與驗證全過程，并結(jié)合具體案例，分享了在真實項目中使用Fusion Compiler實現(xiàn)高質(zhì)量布局布線、優(yōu)化功耗和面積，以及運用PrimeTime進行精準(zhǔn)時序簽核、功耗分析和ECO（工程變更命令）流程的經(jīng)驗與技巧，強調(diào)了精通這些工具對大幅縮短設(shè)計周期、提升設(shè)計一次成功率（First-Pass Success）的重要性。

此外，工程師們在理論課和實操指導(dǎo)中還重點講解了數(shù)字集成電路中后端設(shè)計中涉及的可靠性（如電遷移、IR Drop分析）、功能性（通過形式驗證等價性檢查確保網(wǎng)表一致性）和性能（通過PrimeTime進行嚴格的建立/保持時間、時鐘偏斜等時序簽核）驗證環(huán)節(jié)。他們指出，這些環(huán)節(jié)是確保芯片設(shè)計成功流片的關(guān)鍵，尤其是在AI和高性能計算領(lǐng)域，芯片的可靠性、功耗和性能指標(biāo)直接影響到最終產(chǎn)品的市場競爭力。

上機實操環(huán)節(jié)，在工程師的現(xiàn)場指導(dǎo)下，學(xué)生們分組動手實踐，利用Fusion Compiler和PrimeTime工具鏈，在真實的工業(yè)級設(shè)計環(huán)境和示例項目上，演練了所學(xué)的物理實現(xiàn)流程、時序分析、功耗優(yōu)化等關(guān)鍵技術(shù)。工程師們深入探討了學(xué)生們在實操中遇到的數(shù)字集成電路中后端設(shè)計常見挑戰(zhàn)，并提供了即時的解決方案和優(yōu)化建議。特別是在AI和高性能計算領(lǐng)域，芯片設(shè)計的復(fù)雜性和性能要求越來越高，工程師們結(jié)合實例分享了應(yīng)對這些挑戰(zhàn)的策略。

培訓(xùn)結(jié)業(yè)儀式上，為所有順利完成培訓(xùn)的學(xué)生頒發(fā)了結(jié)業(yè)證書，并評選出表現(xiàn)優(yōu)異的學(xué)員授予“優(yōu)秀學(xué)員”證書。最后，全體參與培訓(xùn)的師生與新思科技工程師團隊合影留念，為此次充實的培訓(xùn)畫上圓滿句號。

培訓(xùn)過程中，同學(xué)們展現(xiàn)出極高的學(xué)習(xí)熱情。就Fusion Compiler和PrimeTime的具體操作、中后端設(shè)計中的常見難點（如時序收斂、功耗優(yōu)化、物理規(guī)則違例修復(fù)）以及未來EDA工具和設(shè)計方法學(xué)的發(fā)展趨勢向工程師們積極提問。工程師們耐心細致地解答了每一個問題，并鼓勵同學(xué)們在后續(xù)的課程設(shè)計和項目中多動手實踐，深入鉆研工具，積累寶貴的項目經(jīng)驗。許多同學(xué)表示，通過此次系統(tǒng)性的實戰(zhàn)培訓(xùn)，他們對數(shù)字集成電路中后端設(shè)計的全貌有了清晰的認識，特別是對Fusion Compiler和PrimeTime等工業(yè)級核心EDA工具的實際應(yīng)用能力得到了顯著提升。

本次“數(shù)字集成電路中后端設(shè)計流程與EDA工具”實戰(zhàn)培訓(xùn)的成功舉辦，是新思科技強化產(chǎn)學(xué)研生態(tài)聯(lián)動，與高校深化合作的一次典范實踐，為未來開發(fā)者構(gòu)建直面產(chǎn)業(yè)需求的實戰(zhàn)能力矩陣，為培養(yǎng)未來集成電路領(lǐng)軍人才奠定堅實基礎(chǔ)。新思科技一直致力于加速萬物智能時代的到來，為全球創(chuàng)新提供值得信賴的、從芯片到系統(tǒng)的全面設(shè)計解決方案，涵蓋電子設(shè)計自動化（EDA）、半導(dǎo)體IP 以及系統(tǒng)和芯片驗證。新思科技將繼續(xù)探索產(chǎn)教融合新路徑，為創(chuàng)新提供源動力，讓明天更有新思。