Rambus 開發(fā)了一套基于 7nm 工藝的全面型 PCIe 5.0 與 CXL 接口解決方案，現(xiàn)已面向 SoC 設(shè)計(jì)者開放使用授權(quán)，以便其更快地將支持 PCIe 5.0 / CXL 的硬件推向市場(chǎng)。據(jù)悉，Rambus 的 PCIe 5.0 解決方案，包括了一個(gè)最初由 Northwest Logic 開發(fā)、向后兼容 PCIe 2.0 / 3.0 / 4.0 的主控核心（最近被 Rambus 收購），以及一個(gè)支持 CXL 的物理層（PHY）。

（題圖 via AnandTech）

這套解決方案支持每通道 32 GT/s 的數(shù)據(jù)傳輸速率，并針對(duì)先進(jìn)的 7 nm FinFET 工藝技術(shù)而設(shè)計(jì)。除了 IP 本身，Rambus 還將提供設(shè)計(jì)、集成和支持服務(wù)，以加速客戶的研發(fā)進(jìn)程。

Rambus 相信，其 PCIe 5.0 解決方案將被人工智能（AI）、高性能計(jì)算（HPC）、存儲(chǔ)和 400 GbE 網(wǎng)絡(luò)應(yīng)用處理器開發(fā)商所采用。

鑒于許多即將推出的加速器芯片將采用 CXL 接口，Rambus 還讓物理層支持新的技術(shù)，這也是尤為重要的一點(diǎn)。遺憾的是，該公司未透露具體的授權(quán)費(fèi)用。