AMD的銳龍3000系列處理器使用了7nm Zen2架構，與以往的CPU相比，這一代首次使用“小芯片”（chiplets）設計，銳龍3000實際上是7nm CPU+14nm IO核心組成的異構集成芯片。

小芯片設計不是AMD發(fā)明的，但AMD是最早將其大規(guī)模量產的，在X86處理器上還是獨一份。根據(jù)他們的信息，這種設計使得64核、48核處理器制造成本降低了一半。

AMD之外還有其他公司也會推進這種小芯片設計，而且要比AMD的水平更高，會用上3D堆棧。

在ISSCC 2020會議上，法國公司Leti就發(fā)表了一篇論文，介紹了他們使用3D堆棧、有源中介層等技術制造的96核芯片。

根據(jù)他們的論文，這個96核芯片有6組CPU單元組成，每組有16個核心，不過Leti沒提到CPU內核使用的是ARM還是RISC-V，亦或者是其他，但肯定會是低功耗小核心，使用的也是28nm FD-SOI工藝。

這6組CPU核心使用了3D堆棧技術面對面配置，通過20um微凸點連接到有源中介層上，后者又是通過65nm工藝制造的TSV（硅通孔）技術連接。

在這個96核芯片上，除了CPU及TSV、中介層之外，還集成了調壓模塊、彈性拓撲總線、3D插件、內存-IO主控及物理層等。

總之，這款96核芯片集成了大量不同工藝、不同用途的核心，電壓管理、IO等外圍單元也集成進來了，是異構芯片的一次重要突破。

通過靈活高效、可擴展的緩存一致性架構，這個芯片最終可能擴展到512核，在高性能計算及其他領域有望得到推廣應用。