chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Zen處理器確定采用5nm工藝,2022年前都會(huì)保持工藝優(yōu)勢(shì)

牽手一起夢(mèng) ? 來源:快科技 ? 作者:憲瑞 ? 2020-03-06 16:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

AMD今天公布的好消息太多了,都讓人有點(diǎn)眼花繚亂了,去年是CPU、GPU同時(shí)升級(jí)7nm,2020年雖然不會(huì)有新工藝,但CPU、GPU架構(gòu)也全面升級(jí)了。

對(duì)AMD來說,這兩年最大的變化當(dāng)屬CPU工藝,隨著臺(tái)積電的7nm量產(chǎn),AMD代工廠從GF轉(zhuǎn)向臺(tái)積電這一步是押對(duì)寶了,確保了Zen處理器路線圖能夠長(zhǎng)期穩(wěn)定發(fā)展下去。

今天AMD官方了Zen4架構(gòu),也確定了會(huì)用上5nm工藝,這將是首個(gè)5nm X86處理器。

在這次的分析師大會(huì)上,AMD還對(duì)比了自家CPU的工藝與競(jìng)爭(zhēng)對(duì)手的工藝,指出AMD在2022年之前都會(huì)保持工藝優(yōu)勢(shì)。

AMD的對(duì)比數(shù)據(jù)沒有提及友商名字,不過大家都知道是誰,對(duì)比的指標(biāo)也是晶體管密度及每瓦性能比,這是CPU工藝的關(guān)鍵指標(biāo)之一。

在晶體管密度上,友商在14nm上肯定是沒什么優(yōu)勢(shì)了,不過10nm節(jié)點(diǎn)追趕的很快,AMD使用的7nm勉強(qiáng)可以達(dá)到1億晶體管/mm2,友商的10nm節(jié)點(diǎn)就有這樣的水平了。

AMD在7nm之后會(huì)轉(zhuǎn)向5nm,臺(tái)積電說法是晶體管密度提升80%,友商在10nm之后會(huì)轉(zhuǎn)向7nm,不過7nm的關(guān)鍵參數(shù)都沒公布。

2022年的時(shí)候,AMD已經(jīng)上了5nm,友商這時(shí)候依然會(huì)是7nm工藝,AMD的PPT顯示他們?cè)诰w管密度上依然小有優(yōu)勢(shì)。

至于每瓦性能比,友商追趕的速度比晶體管密度更甚,AMD使用的7nm相比10nm還有一定的優(yōu)勢(shì),但是到了2022年兩家的每瓦性能比就幾乎一致了。

從工藝上來看,AMD對(duì)友商的實(shí)力還是有清醒認(rèn)識(shí)的,雖然最近幾年在14nm、10nm節(jié)點(diǎn)上落后了一些,但是性能、密度優(yōu)勢(shì)不容忽視,2022年雙方的差距就會(huì)急速縮小。

當(dāng)然,2022年的時(shí)候AMD也絕對(duì)稱不上落后,總體上依然小有優(yōu)勢(shì),只是不會(huì)再有7nm vs.14nm這樣明顯的落差了。

除了CPU工藝,AMD在封裝工藝上也會(huì)加速,盡管他們?cè)贛CM多模封裝、Chiplets小芯片設(shè)計(jì)上領(lǐng)先了,但是在2.5D/3D封裝上面,AMD實(shí)際上是要比友商的EMIB、Foveros封裝是要落后的。

當(dāng)然,友商的3D封裝技術(shù)雖然先進(jìn),但是在實(shí)際進(jìn)度上卻不盡如人意,真正落地的產(chǎn)品沒幾個(gè),現(xiàn)在也就Lakefield這一個(gè)而已,AMD追趕依然有機(jī)會(huì)。

AMD現(xiàn)在也宣布了新一代的X3D封裝,混合2.5D及3D封裝,帶寬密度提升了10倍,不過詳情欠奉,具體細(xì)節(jié)及發(fā)布時(shí)間還有待公布。

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20211

    瀏覽量

    249859
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5669

    瀏覽量

    139429
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11250

    瀏覽量

    223861
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AMD銳龍AI嵌入式P100系列處理器產(chǎn)品簡(jiǎn)介

    AMD 銳龍 AI 嵌入式 P100 系列處理器代表了 AMD 在車規(guī)級(jí)(通過 AECQ 100 認(rèn)證)和工業(yè)級(jí)(寬溫)嵌入式處理器領(lǐng)域的下一階段演進(jìn)。該系列產(chǎn)品面向需要高性能、
    的頭像 發(fā)表于 01-23 09:19 ?212次閱讀
    <b class='flag-5'>AMD</b>銳龍AI嵌入式P100系列<b class='flag-5'>處理器</b>產(chǎn)品簡(jiǎn)介

    AMD 推出銳龍 AI 嵌入式處理器產(chǎn)品組合,為汽車、工業(yè)和物理 AI 領(lǐng)域提供 AI 驅(qū)動(dòng)的沉浸式體驗(yàn)

    新聞亮點(diǎn) ·?全新 AMD 銳龍 AI 嵌入式 P100 和 X100 系列處理器融入了高性能“Zen 5”CPU 核心、AMD RDNA
    的頭像 發(fā)表于 01-07 14:30 ?351次閱讀
    <b class='flag-5'>AMD</b> 推出銳龍 AI 嵌入式<b class='flag-5'>處理器</b>產(chǎn)品組合,為汽車、工業(yè)和物理 AI 領(lǐng)域提供 AI 驅(qū)動(dòng)的沉浸式體驗(yàn)

    芯源的MOSFET采用什么工藝

    采用的是超級(jí)結(jié)工藝。超級(jí)結(jié)技術(shù)是專為配備600V以上擊穿電壓的高壓功率半導(dǎo)體器件開發(fā)的,用于改善導(dǎo)通電阻與擊穿電壓之間的矛盾。采用超級(jí)結(jié)技術(shù)有助于降低導(dǎo)通電阻,并提高M(jìn)OS管開關(guān)速度,基于該技術(shù)的功率MOSFET已成為高壓開關(guān)轉(zhuǎn)
    發(fā)表于 01-05 06:12

    中國首顆全功能空間計(jì)算芯片發(fā)布 極智G-X100 5nm工藝

    ,極智G-X100采用5nm工藝,chiplet架構(gòu)。彩色透視端到端延遲僅為9毫秒,創(chuàng)下全球最低延遲紀(jì)錄。
    的頭像 發(fā)表于 11-29 10:59 ?2902次閱讀
    中國首顆全功能空間計(jì)算芯片發(fā)布 極智G-X100 <b class='flag-5'>5nm</b><b class='flag-5'>工藝</b>

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+工藝創(chuàng)新將繼續(xù)維持著摩爾神話

    工藝節(jié)點(diǎn)進(jìn)入5nm、3nm,這些連接用的金屬線的間距也在縮小,這就會(huì)導(dǎo)致金屬表面散射和晶界散射等效應(yīng),并使金屬的電阻率顯著增加。 為確保更低的直流電壓降,便提出了使用晶背供電技術(shù)的新型芯片電源供電
    發(fā)表于 09-06 10:37

    PCB表面處理丨沉錫工藝深度解讀

    化學(xué)沉錫工藝作為現(xiàn)代PCB表面處理技術(shù)的新成員,其發(fā)展軌跡與電子制造業(yè)自動(dòng)化浪潮緊密相連。這項(xiàng)在近十悄然興起的技術(shù),憑借其獨(dú)特的冶金學(xué)特性,在通信基礎(chǔ)設(shè)施領(lǐng)域找到了專屬舞臺(tái)——當(dāng)高速背板需要實(shí)現(xiàn)
    發(fā)表于 05-28 10:57

    PCB表面處理丨沉錫工藝深度解讀

    化學(xué)沉錫工藝作為現(xiàn)代PCB表面處理技術(shù)的新成員,其發(fā)展軌跡與電子制造業(yè)自動(dòng)化浪潮緊密相連。這項(xiàng)在近十悄然興起的技術(shù),憑借其獨(dú)特的冶金學(xué)特性,在通信基礎(chǔ)設(shè)施領(lǐng)域找到了專屬舞臺(tái)——當(dāng)高速背板需要實(shí)現(xiàn)
    的頭像 發(fā)表于 05-28 07:33 ?2885次閱讀
    PCB表面<b class='flag-5'>處理</b>丨沉錫<b class='flag-5'>工藝</b>深度解讀

    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實(shí)現(xiàn)流片成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標(biāo)準(zhǔn)封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實(shí)現(xiàn)首次流片成功。這一里程碑彰顯了我們持續(xù)提供高性能車規(guī)級(jí) IP 解決方案?的承諾,可滿足新一代汽車電子和高性能計(jì)算應(yīng)用的嚴(yán)格要求。
    的頭像 發(fā)表于 04-16 10:17 ?899次閱讀
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽車<b class='flag-5'>工藝</b>上實(shí)現(xiàn)流片成功

    服務(wù)級(jí)芯片進(jìn)軍嵌入式市場(chǎng),AMD這顆處理器駕馭AI洪流

    市場(chǎng)進(jìn)行了優(yōu)化,在計(jì)算能力與專門設(shè)計(jì)的嵌入式特性之間實(shí)現(xiàn)平衡,增強(qiáng)產(chǎn)品壽命、系統(tǒng)彈性和嵌入式應(yīng)用開發(fā)的便利性。 ? ? 該處理器采用成熟的Zen 5架構(gòu),提供領(lǐng)先的性能和能效,使網(wǎng)絡(luò)、
    的頭像 發(fā)表于 03-28 09:18 ?3931次閱讀
    服務(wù)<b class='flag-5'>器</b>級(jí)芯片進(jìn)軍嵌入式市場(chǎng),<b class='flag-5'>AMD</b>這顆<b class='flag-5'>處理器</b>駕馭AI洪流

    AMD EPYC嵌入式9005系列處理器的功能特性

    AMD EPYC(霄龍)嵌入式 9005 系列處理器為嵌入式應(yīng)用帶來服務(wù)級(jí)性能。它們基于“Zen 5”架構(gòu),可提供卓越的核心密度、能效和計(jì)
    的頭像 發(fā)表于 03-27 11:30 ?1500次閱讀
    <b class='flag-5'>AMD</b> EPYC嵌入式9005系列<b class='flag-5'>處理器</b>的功能特性

    千億美元打水漂,傳三星取消1.4nm晶圓代工工藝?

    電子發(fā)燒友網(wǎng)綜合報(bào)道 據(jù)多方消息來源推測(cè),三星電子可能取消原計(jì)劃于 2027 量產(chǎn)的 1.4nm(FS1.4)晶圓代工工藝。三星在 “Samsung Foundry Forum 2022
    的頭像 發(fā)表于 03-22 00:02 ?2513次閱讀

    AMD EPYC嵌入式9005系列處理器發(fā)布

    AMD(超威,納斯達(dá)克股票代碼:AMD )今日宣布推出第五代 AMD EPYC(霄龍)嵌入式處理器,擴(kuò)展其 x86 嵌入式處理器產(chǎn)品組合。
    的頭像 發(fā)表于 03-12 17:08 ?1494次閱讀

    背金工藝工藝流程

    ?→ Pre-treatment?→back metal ? 即貼膠紙→減薄→硅刻蝕→撕膠紙→處理→背面金屬化 ? ? 1,tape ? ? 在晶圓正面貼上上圖所示的藍(lán)色膠帶,保護(hù)晶圓正面的圖形
    的頭像 發(fā)表于 02-12 09:33 ?2204次閱讀
    背金<b class='flag-5'>工藝</b>的<b class='flag-5'>工藝</b>流程

    低功耗處理器優(yōu)勢(shì)分析

    就考慮到能耗問題,通過優(yōu)化架構(gòu)、工藝和軟件來降低功耗的處理器。它們通常采用先進(jìn)的制造工藝,如FinFET或GAAFET技術(shù),以及高效的電源管理技術(shù),以實(shí)現(xiàn)在
    的頭像 發(fā)表于 02-07 09:14 ?2023次閱讀

    蘋果M5芯片量產(chǎn),采用臺(tái)積電N3P制程工藝

    工藝——N3P。與前代工藝相比,N3P在性能上實(shí)現(xiàn)了約5%的提升,同時(shí)在功耗方面降低了5%至10%。這一顯著的進(jìn)步意味著,搭載M5芯片的設(shè)備
    的頭像 發(fā)表于 02-06 14:17 ?1378次閱讀