chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

混合信號(hào)常用設(shè)計(jì) 是通過每個(gè)模塊數(shù)字邏輯電路來控制的

電子工程師 ? 來源:網(wǎng)絡(luò)整理 ? 作者:佚名 ? 2020-03-16 11:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

混合信號(hào)設(shè)計(jì)結(jié)合了模擬數(shù)字電路的強(qiáng)大功能和優(yōu)點(diǎn)。常用的混合信號(hào)架構(gòu)是其中每個(gè)模塊通過數(shù)字邏輯電路來控制。這種設(shè)計(jì)利用數(shù)字邏輯電路的可靠性和運(yùn)算能力控制傳統(tǒng)模擬電路。

由于便于在整個(gè)設(shè)計(jì)過程中修改,數(shù)字邏輯電路特別適合保持?jǐn)?shù)字邏輯控制環(huán)路的“智能”功能。模擬電路應(yīng)該盡可能簡(jiǎn)單和直接??赡艿那闆r下,解碼、延遲及其它功能應(yīng)采用數(shù)字方式實(shí)施。

與模擬電路不一樣,數(shù)字邏輯電路不受偏差或工藝變量的影響,更便于控制或完全避免抖動(dòng)等現(xiàn)象。某些功能在邏輯電路中配置非常容易,如保持特定不確定值的控制環(huán)路。這種電路基板占用面積小、抗噪聲并易于部署。

混合信號(hào)常用設(shè)計(jì) 是通過每個(gè)模塊數(shù)字邏輯電路來控制的

圖1,混合信號(hào)反饋環(huán)路框圖。

典型控制策略如圖1所示。輸入信號(hào)進(jìn)入某種類形的模擬信號(hào)處理電路。數(shù)字邏輯電路對(duì)輸出信號(hào)進(jìn)行分析,數(shù)字控制運(yùn)算電路更新模擬電路的行為。增益、偏置、鉗位電流濾波器中心頻率是這種方式控制的典型量。

舉例

我們以圖2所示自動(dòng)增益控制電路為例加以說明。輸入信號(hào)假定為簡(jiǎn)單的正弦波,經(jīng)模擬信號(hào)處理電路進(jìn)行振幅調(diào)整。(DC)增益塊執(zhí)行本例整個(gè)模擬信號(hào)處理過程。它接收六位代碼,按 ±6dB調(diào)整信號(hào)(DC)增益。

混合信號(hào)常用設(shè)計(jì) 是通過每個(gè)模塊數(shù)字邏輯電路來控制的

圖2,自動(dòng)增益控制:DC塊執(zhí)行全部模擬信號(hào)處理。

比較器是“數(shù)字信號(hào)分析儀”最簡(jiǎn)單的例子,輸出信號(hào)與1.5V參考電壓進(jìn)行比較。信號(hào)振幅調(diào)整到其最小值剛好開始啟動(dòng)比較器。標(biāo)有IEC_Controller的模塊含有數(shù)字控制運(yùn)算電路。這個(gè)控制器的基本概念很簡(jiǎn)單:

1.測(cè)量時(shí)鐘周期中比較器輸出結(jié)果低的部分。

2.定期比較這部分周期與預(yù)期目標(biāo)值。

3.如果計(jì)數(shù)過高,下調(diào)DC增益。如果過低,上調(diào)DC增益。

這個(gè)電路的另一部分是“抖動(dòng)檢測(cè)器”,嵌入IEC_DitherDetector模塊中,用來確定DC增益值是否處于穩(wěn)定狀態(tài)。穩(wěn)定后,鎖定控制環(huán)路的輸出。這樣可以避免電路在代碼之間隨機(jī)漂移。

數(shù)字環(huán)路考慮因素

任何控制環(huán)路必須有一個(gè)目標(biāo)(預(yù)期值或條件),這個(gè)AGC電路的目標(biāo)是每256個(gè)周期1個(gè)比較器高計(jì)數(shù),或占空周期約為0.4%。

選擇這個(gè)值是因?yàn)楫a(chǎn)生的誤差(0.4%)可以接受。不過,每種應(yīng)用情況不同,必須認(rèn)真選擇誤差信號(hào)的動(dòng)態(tài)范圍。

稱作ComparatorCounter的計(jì)數(shù)器用來統(tǒng)計(jì)比較器輸出結(jié)果高的時(shí)鐘周期數(shù)??刂骗h(huán)路生成誤差信號(hào),稱為Error(誤差),即實(shí)際計(jì)數(shù)減去目標(biāo)值所得結(jié)果。

環(huán)路輸出限制為不上溢或下溢。此外,每次更新事件清零ComparatorCounter,從而開始另一個(gè)256時(shí)鐘周期測(cè)量。

多個(gè)反饋環(huán)路考慮因素

系統(tǒng)僅有一個(gè)控制環(huán)路時(shí),它的漂移誤差并不重要,但是如果系統(tǒng)有多個(gè)環(huán)路,漂移誤差會(huì)明顯放大。

控制理論指出:當(dāng)系統(tǒng)有多個(gè)環(huán)路時(shí),系統(tǒng)調(diào)整誤差所需的時(shí)間呈幾何級(jí)增長(zhǎng),其階數(shù)與環(huán)路數(shù)量一致。

數(shù)字控制環(huán)路的時(shí)間常數(shù)很容易改變。如果環(huán)路輸出寬度為N位,誤差積分器可寬出幾位,如N+2。然后考慮預(yù)留一部分最小有效位不用,有效延緩環(huán)路關(guān)閉。利用一個(gè)很小的附加邏輯,時(shí)間常數(shù)還可以成為動(dòng)態(tài)的,根據(jù)其它環(huán)路的狀態(tài)變化。

抖動(dòng)與穩(wěn)定

抖動(dòng)一詞描述控制環(huán)路在兩個(gè)(或多個(gè))離散輸出代碼之間來回?cái)[動(dòng)的情況。這是這類控制環(huán)路的常見現(xiàn)象,某些應(yīng)用中這種現(xiàn)象無所謂。

在不允許抖動(dòng)的應(yīng)用中,可采用一個(gè)小的附加邏輯電路消除抖動(dòng)。檢測(cè)抖動(dòng)最簡(jiǎn)便的方法是觀察誤差信號(hào)。當(dāng)誤差信號(hào)小時(shí),環(huán)路接近其預(yù)期目標(biāo)。適當(dāng)時(shí)間長(zhǎng)度內(nèi)保持很小誤差時(shí),環(huán)路誤差積分器停用,防止進(jìn)一步更新。

混合信號(hào)常用設(shè)計(jì) 是通過每個(gè)模塊數(shù)字邏輯電路來控制的

圖3,選取和鎖定的波形輸出。

確定誤差信號(hào)在“適當(dāng)時(shí)間”內(nèi)保持很小狀態(tài)需要采用低通濾波。單極IIR(無限沖激響應(yīng))濾波器可能是最簡(jiǎn)單的低通濾波器。這種濾波器易于配置在數(shù)字邏輯電路中。

可采用另一(選裝)計(jì)數(shù)器延長(zhǎng)環(huán)路完全穩(wěn)定時(shí)間,即使其過濾的誤差信號(hào)小到可以接受之后。本例中,這個(gè)計(jì)數(shù)器稱為SettleCounter,每當(dāng)過濾誤差信號(hào)過大時(shí),這個(gè)計(jì)數(shù)器清零。當(dāng)過濾的誤差信號(hào)小到可接受的程度時(shí),計(jì)數(shù)器開始累計(jì),每個(gè)更新事件一次。當(dāng)達(dá)到最大值時(shí),控制環(huán)路誤差積分器停止工作,環(huán)路輸出不再變化。

環(huán)路本身不間斷持續(xù)運(yùn)行(其誤差信號(hào)必須連續(xù)跟蹤輸入信號(hào)的變化),但輸出值鎖定,從而不能抖動(dòng)。當(dāng)輸入信號(hào)顯著變化時(shí),過濾的誤差信號(hào)增加,環(huán)路解鎖并開始重新選取信號(hào)。

結(jié)果

示例電路的動(dòng)作如圖3所示。輸出信號(hào)Vout最初過大。DCGain值下移,每256個(gè)時(shí)鐘周期下降一個(gè)單位,直到誤差信號(hào)接近零為止。AbsFilteredError信號(hào)滯后于誤差信號(hào),最終低于重新選取閾值。這時(shí),重新選?。≧eacquire)下降。當(dāng)SettleCounter達(dá)到其最大值后LoopEnable下降,環(huán)路輸出鎖定。

與傳統(tǒng)全模擬控制環(huán)路相比,混合信號(hào)控制環(huán)路具有許多優(yōu)點(diǎn)。它們便于實(shí)施并可保證穩(wěn)定性,特別是與專門設(shè)計(jì)的抖動(dòng)檢測(cè)器配合使用時(shí)。數(shù)字邏輯電路具有獨(dú)特的控制環(huán)路“鎖定”能力,這是一種具有極大實(shí)用價(jià)值的功能。

誤差積分器和環(huán)路誤差濾波器策略使這種構(gòu)件方法適用于解決大量不同的問題??尚械那闆r下,可結(jié)合數(shù)字和模擬設(shè)計(jì)方法各自的優(yōu)勢(shì)開發(fā)小型、可靠、易于實(shí)施的新型控制結(jié)構(gòu)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 混合信號(hào)
    +關(guān)注

    關(guān)注

    0

    文章

    533

    瀏覽量

    65695
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    咨詢符合國(guó)標(biāo)GB/T 4728.12-2022的邏輯電路設(shè)計(jì)軟件

    背景 在大學(xué)教授《數(shù)字邏輯》,總是遇到繪邏輯電路圖的問題,想適配國(guó)家標(biāo)準(zhǔn)GB/T 4728.12-2022的邏輯電路,培養(yǎng)學(xué)生的家國(guó)情懷,
    發(fā)表于 09-09 09:46

    如何設(shè)計(jì)具有并行接口的數(shù)字輸入模塊

    (LATCH)的時(shí)序控制下,對(duì)8個(gè)24 V灌電流輸入的狀態(tài)進(jìn)行采樣和串行化,以便用戶可以通過SPI讀出8個(gè)狀態(tài)。使用串行接口可以盡量減少需要隔離的邏輯信號(hào)數(shù)量,對(duì)于高通道數(shù)
    的頭像 發(fā)表于 08-19 09:23 ?1245次閱讀

    瑞薩RA系列FSP庫開發(fā)實(shí)戰(zhàn)指南(29)CGC(時(shí)鐘生成電路)時(shí)鐘控制

    Circuit,中文譯為“時(shí)鐘生成電路”,或者也可以叫它“時(shí)鐘控制電路”。 13.1.1 時(shí)鐘源 我們學(xué)過《數(shù)字邏輯電路》知道,在芯片集成電路
    的頭像 發(fā)表于 08-05 14:02 ?3115次閱讀
    瑞薩RA系列FSP庫開發(fā)實(shí)戰(zhàn)指南(29)CGC(時(shí)鐘生成<b class='flag-5'>電路</b>)時(shí)鐘<b class='flag-5'>控制</b>

    實(shí)用電子電路設(shè)計(jì)(全6本)——數(shù)字邏輯電路的ASIC設(shè)計(jì)

    由于資料內(nèi)存過大,分開上傳,有需要的朋友可以去主頁搜索下載哦~ 本文以實(shí)現(xiàn)高速高可靠性的數(shù)字系統(tǒng)設(shè)計(jì)為目標(biāo),以完全同步式電路為基礎(chǔ),從技術(shù)實(shí)現(xiàn)的角度介紹ASIC邏輯電路設(shè)計(jì)技術(shù)。內(nèi)容包括:
    發(fā)表于 05-15 15:22

    如何用模塊化儀器高效測(cè)試嵌入式微控制器?

    從冰箱到飛機(jī),嵌入式微控制器如何確保穩(wěn)定運(yùn)行?面對(duì)復(fù)雜的混合信號(hào)與串行協(xié)議,工程師如何快速驗(yàn)證與調(diào)試?本文揭秘模塊化儀器的全能測(cè)試方案——數(shù)字
    的頭像 發(fā)表于 05-13 15:06 ?494次閱讀
    如何用<b class='flag-5'>模塊</b>化儀器高效測(cè)試嵌入式微<b class='flag-5'>控制</b>器?

    數(shù)字電路—22、時(shí)序邏輯電路

    時(shí)序電路邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖、時(shí)序圖和邏輯圖6種方式表示,這些表示方法在本質(zhì)上是相同的,可以互相轉(zhuǎn)換
    發(fā)表于 03-26 15:03

    數(shù)字電路—14、加法器

    能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。 能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位的位,即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加,求得和及進(jìn)位的邏輯電路稱為全加器。
    發(fā)表于 03-26 11:15

    CMOS邏輯IC是如何構(gòu)成的

    電子設(shè)備正常運(yùn)轉(zhuǎn)離不開“邏輯”的精密驅(qū)動(dòng)。例如,當(dāng)我們?cè)谑謾C(jī)上滑動(dòng)屏幕時(shí),背后就有無數(shù)個(gè)CMOS邏輯電路在默默工作,它們通過復(fù)雜的邏輯運(yùn)算,將我們的觸摸
    的頭像 發(fā)表于 03-10 10:33 ?946次閱讀
    CMOS<b class='flag-5'>邏輯</b>IC是如何構(gòu)成的

    plc智能模塊控制信號(hào)

    在現(xiàn)代工業(yè)自動(dòng)化領(lǐng)域中,開關(guān)量信號(hào)主要用于表示設(shè)備的啟動(dòng)、停止等離散狀態(tài),而PLC智能模塊通過高速掃描和邏輯運(yùn)算,精確無誤地處理信號(hào),確保生
    的頭像 發(fā)表于 02-11 15:38 ?818次閱讀

    數(shù)字電路控制系統(tǒng)關(guān)系

    在現(xiàn)代技術(shù)領(lǐng)域,數(shù)字電路控制系統(tǒng)是兩個(gè)不可或缺的組成部分。數(shù)字電路作為電子技術(shù)的基礎(chǔ),為控制系統(tǒng)提供了必要的硬件支持。而控制系統(tǒng)則是利用這
    的頭像 發(fā)表于 01-24 09:43 ?1169次閱讀

    混合信號(hào)分析儀的原理和應(yīng)用場(chǎng)景

    分析儀可以同步觀測(cè)多個(gè)模擬和數(shù)字信號(hào),特別適用于嵌入式系統(tǒng)及外圍電路的測(cè)試。通過捕獲和分析這些信號(hào)的波形,工程師可以評(píng)估系統(tǒng)的性能和穩(wěn)定性,并進(jìn)行必要的優(yōu)化和調(diào)整。 通信系統(tǒng)分析與調(diào)試
    發(fā)表于 01-21 16:45

    電路板 Layout 的混合信號(hào) PCB 設(shè)計(jì)指南

    電路板、電源電路板、音頻和視頻卡,甚至風(fēng)扇控制的PCB。隨著業(yè)內(nèi)開始追求更小的電子產(chǎn)品、更強(qiáng)大的功能,并希望降低制造成本,這類多電路板系統(tǒng)逐漸被混合
    的頭像 發(fā)表于 01-17 19:25 ?1838次閱讀
    <b class='flag-5'>電路</b>板 Layout 的<b class='flag-5'>混合</b><b class='flag-5'>信號(hào)</b> PCB 設(shè)計(jì)指南

    混合域示波器的原理和應(yīng)用

    采樣率的A/D轉(zhuǎn)換器進(jìn)行采集,以確保能夠捕獲到射頻信號(hào)的細(xì)節(jié)。 存儲(chǔ)與顯示:混合域示波器使用內(nèi)部存儲(chǔ)器對(duì)采樣的數(shù)據(jù)進(jìn)行存儲(chǔ),以便后續(xù)的分析和顯示。用戶可以通過控制面板或軟件界面
    發(fā)表于 12-27 15:54

    混合信號(hào)示波器的原理和應(yīng)用

    和顯示。 顯示:混合信號(hào)示波器通過顯示器將存儲(chǔ)的波形數(shù)據(jù)顯示出來。用戶可以通過控制面板或軟件界面
    發(fā)表于 12-26 16:03

    如何使用 Verilog 進(jìn)行數(shù)字電路設(shè)計(jì)

    首先,你需要清楚地了解你的數(shù)字電路需要實(shí)現(xiàn)什么功能。這可能包括輸入輸出的數(shù)量、數(shù)據(jù)寬度、時(shí)鐘頻率、時(shí)序要求等。明確的需求是設(shè)計(jì)成功的關(guān)鍵。 2. 設(shè)計(jì)邏輯電路 在明確了需求之后,你需要設(shè)計(jì)邏輯電路。這可以
    的頭像 發(fā)表于 12-17 09:47 ?1761次閱讀