（文章來源：電子工程世界）

配電網絡(PDN)是所有電源系統(tǒng)的主干部分。隨著系統(tǒng)電源需求的不斷上升，傳統(tǒng)PDN承受著提供足夠性能的巨大壓力。對于功耗和熱管理而言，主要有兩種方法可以改善PDN對電源系統(tǒng)性能的影響。一是使用更大線纜、連接器和更厚主板電源層減少PDN電阻；二是在給定的傳輸功率下，提高PDN電壓以減小電流，這允許使用更小的線纜、連接器和更薄的主板銅箔電源層，從而可縮減相應的尺寸、成本和重量。

多年來，工程師一直使用第一種方法，因為該方法與數十年來為單相AC及12V DC-DC轉換器及穩(wěn)壓器構建的大型生態(tài)系統(tǒng)兼容。其它原因還包括DC-DC轉換器拓撲性能不足，無法高效將更高電壓直接轉換為負載點(PoL)電壓，以及這些電壓更高的轉換器及穩(wěn)壓器的相關費用等。

然而，現代電源設計使用第二種方法的越來越多，提高PDN電壓。這一趨勢的推動力源于系統(tǒng)負載功率的顯著提升。以數據中心為例，人工智能(AI)、機器學習和深度學習的加入，使機架功率迅速上升到了兩倍，達到20kW范圍，而超級計算機服務器機架則已接近100kW或更高。理想的負載點電源系統(tǒng)。穩(wěn)壓器在Vin= Vout時提供最高效率。大電流供電最接近負載點時效率最高，從而可最大限度降低I2R損耗。

這一電源需求的增長促使系統(tǒng)工程師對其整個PDN進行了重新評估，從機架到機架內部的配電，乃至服務器刀片上的PDN，無一例外，因為現代CPU和AI處理器功耗更大。機架功率為5kW水平時，單相AC到機架是正常的。然后將AC轉換為12V，配送給服務器刀片。功率為5kW時，PDN電流為416A (5kW/12V)，配電通過大量線纜進行。

處理器功率大約從2015年開始急劇上升，因此機架電源上升到了12kW。所以，必須在12V PDN的機架內對1kA電流進行管理。OCP (開放計算項目)聯(lián)盟成員主要包括云計算、服務器和CPU公司，該聯(lián)盟將一如既往地發(fā)展其12V機架設計。OCP機架從線纜轉移到了母線排，并在機架內分配多個單相AC至12V轉換器，以最大限度縮減機架到服務器刀片的PDN距離以及阻抗。與以往機架供電的主要差異是，以前來自于機架饋電的單相交流電為三相中的單相。

能夠構建其自己的機架及數據中心解決方案的公司開始轉而采用48V配電。這一策略將12kW機架的大電流PDN問題削減到了250A，但為刀片服務器的功率轉換帶來了新的難題。通過“最后一英寸”傳輸大電流，為高功率處理器設置了障礙。Vicor技術不僅可提高這一性能，而且還可簡化主板設計。

機架電源超過20kW的范圍時，服務器機架PDN設計將不斷發(fā)展。人們?yōu)榱司S持12V原有系統(tǒng)的現狀，在許多方面都得有創(chuàng)新，但數據中心引入AI的處理器穩(wěn)態(tài)電流超過1000安培、峰值電流接近2000安培時，就會讓基于12V傳統(tǒng)的PDN不切實際。AI的核心是性能，而12V PDN則會限制性能和競爭力。

為了解決高功率機架的諸多難題，OCP聯(lián)盟正在向可容納48V PDN的機架發(fā)展。從12V配電轉向48V，可將輸入電流需求降低4倍(P=V×I)，將損耗銳減16倍（功耗= I2R）。此外，汽車、5G、LED照明和顯示屏市場以及工業(yè)應用，也在向48V配電轉型。因此，48V電源轉換器生態(tài)系統(tǒng)正在迅猛發(fā)展，轉用48V有很好的商業(yè)意義。但不是所有的48V轉換器拓撲及架構都相同。48V轉換器市場性能參差不齊，這是一個值得仔細考慮的實際情況。

由于高性能和電源效率位列高功率機架及數據中心需求的榜首，有幾家公司正在采用三相AC至48V，為服務器刀片配電。另外，也可使用機架內分配的高電壓DC（380V，源自整流三相輸入）。多家高性能計算公司正在將HVDC PDN用于功率高達100kW的機架。為服務器刀片供電的PDN轉換為48V時，刀片上的電源轉換也必須改變。這種轉變導致了DC-DC轉換器與穩(wěn)壓器在架構、拓撲與封裝的多種選擇。

48V模式對于數據中心服務器而言還很陌生，但在路由器和網絡交換機等通信應用中卻很普及，因為它們使用的是可充電的48V鉛酸備用電池系統(tǒng)。數據中心服務器中以前使用的通用架構叫中間母線架構或IBA。IBA包括隔離式非穩(wěn)壓母線轉換器，可將-48V轉換為+12V，提供給一系列多相降壓穩(wěn)壓器，用于負載點。一些云計算公司和HPC公司最初為其48V系統(tǒng)復制了這一架構，但在功率增加而PoL電壓降至1V以下時，設計人員開始尋找可替代的架構和拓撲。

電源系統(tǒng)架構、開關拓撲和封裝對于高性能高密度設計而言非常重要。隨著AI及CPU處理器電流的增加，由于穩(wěn)壓器和PoL之間的PDN電阻影響，PoL處功率傳遞電路的密度成為人工智能應用中最關鍵的元素。業(yè)界一流的最新AI處理器具有大約1kA的穩(wěn)態(tài)電流，峰值電流達1.5kA至2kA?？紤]到處理器常規(guī)多相降壓穩(wěn)壓器輸出的典型PDN電阻在200至400?Ω之間，所帶來的PCB功耗為穩(wěn)態(tài)(P = I2R) 200-400W，對于任何系統(tǒng)來說，都太高了，根本無法處理。

PDN損耗成了DC-DC穩(wěn)壓器設計效率及性能的主導因素。這是一個負載點問題，而且提高電壓根本不現實（PoL電壓在快速下降，以維持摩爾定律的有效性），因此唯一可行的方法是減少PDN電阻，將穩(wěn)壓器盡量靠近處理器布置。在多相降壓穩(wěn)壓器的案例中，通常會占用16-24個相位，才能支持AI處理器的大電流。這不是一種高電流密度方案，無法解決PDN功耗問題。
（責任編輯：fqj）