當(dāng)你學(xué)習(xí)電子基礎(chǔ)課程的時(shí)候可能會(huì)遇到一個(gè)術(shù)語(yǔ)叫做“漏極開(kāi)路”。在集成電路中，輸出引腳為漏極開(kāi)路是很常見(jiàn)的。一般芯片的數(shù)據(jù)手冊(cè)將對(duì)輸出管腳說(shuō)明這一點(diǎn)，在如下功能電路圖中，其中輸出管腳就采用漏級(jí)開(kāi)路輸出模式。

漏極開(kāi)路輸出需要接一個(gè)上拉電阻（上圖中的R），可以利用改變上拉電源的電壓，改變輸出電平。上拉電阻是接在輸出引腳和輸出電壓（上圖中的Vcc）之間，可以獲得高電平輸出。當(dāng)內(nèi)部N溝道場(chǎng)效應(yīng)管關(guān)閉的時(shí)候，上拉電阻R會(huì)把輸出拉到高電平，此時(shí)場(chǎng)效應(yīng)管的漏電流將非常的小。當(dāng)內(nèi)部N溝道場(chǎng)效應(yīng)管導(dǎo)通的時(shí)候，它會(huì)把輸出引腳拉到接近GND，此時(shí)的電流是根據(jù)歐姆定律計(jì)算的（I=Vcc/R）。

根據(jù)數(shù)據(jù)手冊(cè)參數(shù)，R的值要大到足夠限制電流小到不會(huì)傷害到N溝道場(chǎng)效應(yīng)管。但不能太大，要比高阻抗?fàn)顟B(tài)小數(shù)量級(jí)以上的。同樣的，Vcc也要在數(shù)據(jù)手冊(cè)規(guī)定的范圍內(nèi)。

集電極或者漏極開(kāi)路輸出引腳是由一個(gè)晶體管控制的，當(dāng)晶體管關(guān)閉時(shí)，輸出引腳為懸空狀態(tài)（開(kāi)路或者高阻態(tài)）。一個(gè)常見(jiàn)的列子就是當(dāng)N溝道晶體管導(dǎo)通時(shí)，輸出信號(hào)接地，但關(guān)斷時(shí)，輸出信號(hào)接高電平。

漏級(jí)開(kāi)路時(shí)場(chǎng)效應(yīng)晶體管的漏級(jí)與輸出端相連接。集電極開(kāi)路則是指雙極型晶體管的集電極與輸出端相連接。當(dāng)晶體管關(guān)閉時(shí)，輸出信號(hào)被上拉電阻拉高或者拉低。上拉電阻提供了一個(gè)未知的懸空狀態(tài)。