三安集成的該項專利提供一種新型結(jié)構，可以將擊穿點引入到有源區(qū)中心區(qū)域，增加了雪崩狀態(tài)下的散熱面積，從而提高了雪崩耐量，此外還提供了相應的制作方法。

集微網(wǎng)消息，由于特斯拉的引導效應，碳化硅作為功率器件在地球上的普及可能被提速了一倍，碳化硅（SiC）屬于第三代半導體材料，也是目前發(fā)展最成熟的寬禁帶半導體材料。這不僅對電車產(chǎn)業(yè)，也對其它行業(yè)的節(jié)能產(chǎn)生了巨大而積極的推動作用，其中就包括碳化硅結(jié)勢壘肖特基二極管。

肖特基二極管是以其發(fā)明人肖特基博士命名的，SBD是肖特基勢壘二極管的簡稱。SBD不是利用P型半導體與N型半導體接觸形成PN結(jié)原理制作的，而是利用金屬與半導體接觸形成的金屬－半導體結(jié)原理制作的。因此，SBD也稱為金屬－半導體二極管或表面勢壘二極管，它是一種熱載流子二極管。

此時我們要提及到關于二極管的一個專業(yè)名詞：雪崩耐量，何為雪崩耐量？半導體的接合部施加較大的反向衰減偏壓時，電場衰減電流的流動會引起雪崩衰減，此時元件可吸收的能量稱為雪崩耐量，表示施加電壓時的抗擊穿性。對于那些在元件兩端產(chǎn)生較大尖峰電壓的應用場合，就要考慮器件的雪崩能量。

而雪崩耐量通常與另一個詞一起出現(xiàn)，即：雪崩損壞，電壓尖峰所集中的能量主要由電感和電流所決定，因此對于反激的應用場合，電路關斷時會產(chǎn)生較大的電壓尖峰。通常的情況下，功率器件都會降額，從而留有足夠的電壓余量，但是一些電源在輸出短路時，初級中會產(chǎn)生較大的電流，加上初級電感，器件就會有雪崩損壞的可能。

為了提高肖特基二極管的雪崩耐量，以避免元器件的雪崩損壞，三安集成電路在18年10月29日申請了一項名為“新型碳化硅結(jié)勢壘肖特基二極管及其制作方法”的發(fā)明專利（申請?zhí)枺?01811267285.X），申請人為廈門市三安集成電路有限公司。

根據(jù)目前該專利公開的資料，讓我們一起來看看這項肖特基二極管專利吧。

如上圖為新型碳化硅結(jié)勢壘肖特基二極管的分層結(jié)構圖，該結(jié)構中包括層疊設置的第一導電類型碳化硅襯底10和第一導電類型碳化硅外延層11。第一導電類型碳化硅外延層的上表面由中心向外依次設置有有源區(qū)31、保護環(huán)32和第二導電類型終端場限環(huán)13，有源區(qū)包括間隔設置的多個第二導電類型結(jié)勢壘區(qū)12。

沿著保護環(huán)向有源區(qū)的中心的方向，相鄰第二導電類型結(jié)勢壘區(qū)的間距逐漸增大，且第二導電類型結(jié)勢壘區(qū)的寬度逐漸減小。有源區(qū)包括n個第二導電類型結(jié)勢壘區(qū)，靠近保護環(huán)的第一個結(jié)勢壘區(qū)的寬度W1為1-15um；保護環(huán)32與第一個結(jié)勢壘區(qū)的間距S1為0.5-8um；第n個第二導電類型結(jié)勢壘區(qū)的寬度Wn為0 .5-4um，第n-1個第二導電類型結(jié)勢壘區(qū)與第n個第二導電類型結(jié)勢壘區(qū)的間距Sn為5-10um。

這樣的結(jié)構，主要是因為結(jié)勢壘區(qū)之間的間隔逐漸增大后，當施加的反向偏壓不斷增加，有源區(qū)靠近中心處結(jié)勢壘區(qū)之間的間距較大，肖特基結(jié)的電場強度較大，由于肖特基效應，導致該區(qū)域的肖特基勢壘高度降低，成為擊穿薄弱點，因此將擊穿點引入到有源區(qū)中心區(qū)域，增加了雪崩狀態(tài)下的散熱面積，從而提高了雪崩耐量！

如上圖所示，每一個第二導電類型結(jié)勢壘12區(qū)包括一個子結(jié)勢壘區(qū)，并且第二導電類型結(jié)勢壘區(qū)為長條形，沿著保護環(huán)的兩側(cè)向有源區(qū)31的中心的方向，相鄰第二導電類型結(jié)勢壘區(qū)的間距逐漸增大，且第二導電類型結(jié)勢壘區(qū)的寬度逐漸減小。

下面我們再來聊聊這種新型碳化硅結(jié)勢壘肖特基二極管的制作方法，如下圖所示。

首先，準備碳化硅襯底10，其電阻率為0.001-0.05Ω·cm，厚度200-380um。在碳化硅襯底上，生長第一導電類型的碳化硅外延層11，在碳化硅外延層上表面，通過淀積SiO2、光刻、選擇性離子注入形成間隔設置的多個第二導電類型結(jié)勢壘區(qū)12和深結(jié)15，深結(jié)位于第二導電類型結(jié)勢壘區(qū)外，并且深結(jié)和第二導電類型結(jié)勢壘區(qū)的深度相同。

多個第二導電類型結(jié)勢壘區(qū)沿著由外向內(nèi)的方向，相鄰第二導電類型結(jié)勢壘區(qū)的間距逐漸增大，且第二導電類型結(jié)勢壘區(qū)12的寬度逐漸減小。在碳化硅外延層上表面，通過光刻、選擇性離子注入形成深度相同的第二導電類型終端場限環(huán)13和淺結(jié)14。

接著，通過物理研磨，將碳化硅襯底的背面減薄至200-220um，在碳化硅襯底的背面通過電子束蒸發(fā)淀積金屬Ni，并在900℃下退火形成歐姆接觸21，在碳化硅外延層上表面，通過電子束蒸發(fā)或濺鍍，淀積金屬Ti，并在500℃下退火形成肖特基金屬17。

最后，在肖特基金屬的上表面，通過電子束蒸發(fā)淀積金屬Al，形成陽極18，在碳化硅外延層上表面及陽極金屬的上表面，通過PECVD，淀積形成SiO2/Si3N4層，通過光刻、形成鈍化層19，在鈍化層的上表面，通過淀積、光刻形成保護層20，在歐姆接觸21的下表面，通過淀積，形成TiNiAg陰極金屬22。

以上就是三安集成電路的新型碳化硅結(jié)勢壘肖特基二極管發(fā)明專利，二極管是電子產(chǎn)品的主要部件之一，優(yōu)質(zhì)的二極管是保證電子產(chǎn)品穩(wěn)定性的源頭，而三安集成電路這項專利正好填補了這方面的空缺，從而使得電子產(chǎn)品的質(zhì)量大大提高！