3nm相較于7nm FinFET功耗減半性能增加30%
由華人科學(xué)家胡正明教授發(fā)明的FinFET（鰭式場效應(yīng)晶體管）預(yù)計(jì)在5nm節(jié)點(diǎn)之后走向終結(jié)，三星的方案是GAAFET（環(huán)繞柵極場效應(yīng)晶體管）。
三星日前簡要介紹了GAAFET中核心技術(shù)MCBFET（多橋溝道場效應(yīng)晶體管），基于它打造的3nm芯片，相較于7nm FinFET,可以減少50%的能耗，增加30%的性能。
按照三星的說法，他們預(yù)計(jì)3nm晶體管的硅間距縮減45%之多。
據(jù)悉，MCBFET允許晶體管向上堆疊、并且自定義寬度，以適應(yīng)低功耗或者高性能產(chǎn)品的不同要求。
另外，三星規(guī)劃3nm量產(chǎn)的時(shí)間是2022年，這和上周的報(bào)道契合。推遲的原因主要是，EUV光刻機(jī)等關(guān)鍵設(shè)備在物流上的延遲。
至于臺(tái)積電的3nm，據(jù)說第一代還是FinFET，總投資高達(dá)500億美元，風(fēng)險(xiǎn)試產(chǎn)也推遲到了今年10月。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
三星電子
+關(guān)注
關(guān)注
34文章
15891瀏覽量
182781 -
FinFET
+關(guān)注
關(guān)注
12文章
258瀏覽量
91917
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
小米自研3nm旗艦SoC、4G基帶亮相！雷軍回顧11年造芯路
XRING O1旗艦芯片。除了大芯片之外，還有此前未有曝光的，搭載小米自研4G基帶的玄戒T1手表芯片，以及小米首款豪華高性能SUV小米YU7。下面我們來回顧一下發(fā)布會(huì)上的亮點(diǎn)，以及小米自研芯片的更多細(xì)節(jié)。 玄戒O1：第二代3nm
“汽車智能化” 和 “家電高端化”
，對(duì)算力和穩(wěn)定性要求極高。而車規(guī)芯片要通過 - 40℃~125℃的極端環(huán)境測(cè)試，7nm 工藝的低功耗、高可靠性剛好匹配需求。目前我國汽車芯片對(duì)外依賴度超 90%，高端計(jì)算芯片國產(chǎn)化率不足 20%，中芯
發(fā)表于 10-28 20:46
AMD 7nm Versal系列器件NoC的使用及注意事項(xiàng)
AMD 7nm Versal系列器件引入了可編程片上網(wǎng)絡(luò)（NoC, Network on Chip），這是一個(gè)硬化的、高帶寬、低延遲互連結(jié)構(gòu)，旨在實(shí)現(xiàn)可編程邏輯（PL）、處理系統(tǒng)（PS）、AI引擎（AIE）、DDR控制器（DDRMC）、CPM（PCIe/CXL）等模塊之間的高效數(shù)據(jù)交換。
【「AI芯片：科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)
的解決漏電流問題，在源極和漏極之間的電流路徑的溝道中控制平面的數(shù)量被增加到3個(gè)，以抑制漏電流。
GAA：結(jié)構(gòu)中有4個(gè)控制平面，與FinFET相比，漏電流問題進(jìn)一步減小，在先進(jìn)的邏輯半導(dǎo)體中實(shí)現(xiàn)高效率
發(fā)表于 09-15 14:50
蘋果A20芯片的深度解讀
）工藝，相較iPhone 17 Pro搭載的A19 Pro（3nm N3P）實(shí)現(xiàn)代際跨越。 ? 性能與能效 ?：晶體管密度提升15%，同等功耗
臺(tái)積電2nm良率超 90%！蘋果等巨頭搶單
當(dāng)行業(yè)還在熱議3nm工藝量產(chǎn)進(jìn)展時(shí)，臺(tái)積電已經(jīng)悄悄把2nm技術(shù)推到了關(guān)鍵門檻！據(jù)《經(jīng)濟(jì)日?qǐng)?bào)》報(bào)道，臺(tái)積電2nm芯片良品率已突破 90%，實(shí)現(xiàn)重大技術(shù)飛躍！
跨越摩爾定律，新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則
電子發(fā)燒友網(wǎng)報(bào)道（文/黃山明）在半導(dǎo)體行業(yè)邁向3nm及以下節(jié)點(diǎn)的今天，光刻工藝的精度與效率已成為決定芯片性能與成本的核心要素。光刻掩模作為光刻技術(shù)的“底片”，其設(shè)計(jì)質(zhì)量直接決定了晶體管結(jié)構(gòu)的精準(zhǔn)度
千億美元打水漂，傳三星取消1.4nm晶圓代工工藝
次公開了?SF1.4（1.4nm?級(jí)別）工藝，原預(yù)計(jì)?2027?年實(shí)現(xiàn)量產(chǎn)。按照三星當(dāng)時(shí)的說法，SF1.4?將納米片的數(shù)量從?3?個(gè)增加到?4?個(gè)，有望顯著改善芯片在性能和
千億美元打水漂，傳三星取消1.4nm晶圓代工工藝?
次公開了 SF1.4（1.4nm 級(jí)別）工藝，原預(yù)計(jì) 2027 年實(shí)現(xiàn)量產(chǎn)。按照三星當(dāng)時(shí)的說法，SF1.4 將納米片的數(shù)量從 3 個(gè)增加到 4 個(gè)，有望顯著改善芯片在性能和
臺(tái)積電加大亞利桑那州廠投資，籌備量產(chǎn)3nm/2nm芯片
據(jù)最新消息，臺(tái)積電正計(jì)劃加大對(duì)美國亞利桑那州工廠的投資力度，旨在推廣“美國制造”理念并擴(kuò)展其生產(chǎn)計(jì)劃。據(jù)悉，此次投資將著重于擴(kuò)大生產(chǎn)線規(guī)模，為未來的3nm和2nm等先進(jìn)工藝做準(zhǔn)備。
消息稱臺(tái)積電3nm、5nm和CoWoS工藝漲價(jià)，即日起效！
）計(jì)劃從2025年1月起對(duì)3nm、5nm先進(jìn)制程和CoWoS封裝工藝進(jìn)行價(jià)格調(diào)整。 先進(jìn)制程2025年喊漲，最高漲幅20% 其中，對(duì)3nm、5nm等先進(jìn)制程技術(shù)訂單漲價(jià)，漲幅在
臺(tái)積電分享 2nm 工藝深入細(xì)節(jié)：功耗降低 35% 或性能提升15%!
下），同時(shí)其晶體管密度是上一代3nm制程的1.15倍。這些顯著優(yōu)勢(shì)主要得益于臺(tái)積電的全柵極（Gate-All-Around, GAA）納米片晶體管、N2 NanoFlex設(shè)計(jì)技術(shù)協(xié)同優(yōu)化（DTCO）能力，以及IEDM會(huì)上詳述的其他創(chuàng)新。 全柵極納米片晶體管允許設(shè)計(jì)師調(diào)整通
蘋果iPhone 17或沿用3nm技術(shù)，2nm得等到2026年了！
有消息稱iPhone17還是繼續(xù)沿用3nm技術(shù)，而此前熱議的2nm工藝得等到2026年了……
今日看點(diǎn)丨傳小米2025年正式發(fā)布自研3nm SoC芯片；消息稱高通收購英特爾的興趣降溫
，屬于內(nèi)部活動(dòng)，不對(duì)外公開。外傳儀式由臺(tái)積電資深副總經(jīng)理暨共同運(yùn)營長秦永沛主持，高雄市長陳其邁和供應(yīng)鏈伙伴也受邀參加。 ? 臺(tái)積電董事長兼總裁魏哲家在10月的法人說明會(huì)中表示，對(duì)2nm制程感興趣的客戶比預(yù)想的多，臺(tái)積電將準(zhǔn)備比3nm更多的產(chǎn)能。此前臺(tái)
發(fā)表于 11-27 10:56
?2756次閱讀
臺(tái)積電產(chǎn)能爆棚：3nm與5nm工藝供不應(yīng)求
臺(tái)積電近期成為了高性能芯片代工領(lǐng)域的明星企業(yè)，其產(chǎn)能被各大科技巨頭瘋搶。據(jù)最新消息，臺(tái)積電的3nm和5nm工藝產(chǎn)能利用率均達(dá)到了極高水平，其中3nm將達(dá)到100%，而5
工商網(wǎng)監(jiān)
評(píng)論