chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA和ASIC電路的時間敏感網(wǎng)IP

加賀富儀艾電子 ? 來源:富士通電子 ? 2020-04-27 16:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

SoC 設(shè)計與應(yīng)用技術(shù)領(lǐng)導(dǎo)廠商Socionext Inc.(以下“公司”)近日宣布成功開發(fā)了基于FPGAASIC電路的時間敏感網(wǎng)絡(luò)(Time Sensitive Network, TSN)IP。該IP符合下一代以太網(wǎng)TSN(通信標準IEEE 802.1 Subset)及其評估環(huán)境,旨在為工業(yè)應(yīng)用提供具有確定性的以太網(wǎng)。

TSN IP 評估板

Socionext在高速網(wǎng)絡(luò)SoC及IP的設(shè)計開發(fā)方面擁有30多年的經(jīng)驗,期望通過提供最新的工業(yè)以太網(wǎng)解決方案助力推進工業(yè)物聯(lián)網(wǎng)。公司最新開發(fā)的高性能TSN IP展現(xiàn)出了卓越的性能,其主要包括支持適用于工業(yè)設(shè)備之間通信的雙口菊花鏈拓撲、1 Gbps高速操作、400 ns以下低延遲,及0.1微秒(μs)以下低抖動。

除了支持TSN外,該IP技術(shù)還可支持需要快速響應(yīng)控制的運動控制器,以及應(yīng)用于網(wǎng)絡(luò)通信中確保帶寬和低延遲的遠程I / O等,滿足各類工業(yè)設(shè)備要求。TSN支持在信息技術(shù)(IT)和操作技術(shù)(OT)之間進行無縫連接互操作,提升工廠整體效率和產(chǎn)能,推進實現(xiàn)智慧工廠。

在產(chǎn)品交付方面,Socionext將提供用于IP測試的FPGA評估板、啟動手冊和Linux開源驅(qū)動程序,幫助用戶快速評估和開發(fā)。Socionext在工業(yè)ASIC開發(fā)領(lǐng)域擁有豐厚的設(shè)計開發(fā)經(jīng)驗,公司期望通過提供IP組合,助力客戶開發(fā)設(shè)計屬于他們自己的ASIC芯片。

產(chǎn)品特色:

Ethernet: 2ch

Link Speed: 1Gbps

Offloaded CPU Processing

Port Transfer Delay: ~ 400ns (cut through latency)

Low Jitter: +/- 0.1us

Queuing Priority: 8 Level

AMBA: Internal Data & Control

Linux Open Source Driver

交付產(chǎn)品:

IP Core Libraries

Linux Kernel Driver

Comprehensive Documentation

Evaluation Board and Reference Design based on XILINX Kintex-7 XC7K325T FPGA

TSN IP Block Diagram

關(guān)于索喜科技有限公司

富士通電子旗下代理品牌 Socionext Inc. (索喜科技),是一家創(chuàng)新型企業(yè),為全球客戶設(shè)計、開發(fā)和提供片上系統(tǒng)(System-on-chip)產(chǎn)品。Socionext 整合了富士通(Fujitsu Limited)與松下(Panasonic Corporation)的片上系統(tǒng)半導(dǎo)體事業(yè),專注于圖像、網(wǎng)絡(luò)、電腦運算與其他尖端技術(shù)之發(fā)展及應(yīng)用。Socionext 集世界一流的專業(yè)知識、經(jīng)驗和豐富的IP 產(chǎn)品組合于一身,致力于提供高效益的解決方案與更佳的客戶體驗。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1655

    文章

    22287

    瀏覽量

    630311
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    41

    文章

    5924

    瀏覽量

    179540
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4514

    瀏覽量

    227631

原文標題:助力智慧工廠加速上線,索喜科技最新時間敏感網(wǎng)絡(luò)IP了解一下

文章出處:【微信號:Fujitsu_Semi,微信公眾號:加賀富儀艾電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點及其與FPGA的接口兼容性。接著,詳細說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?4645次閱讀

    AI芯片,需要ASIC

    電子發(fā)燒友網(wǎng)報道(文/李彎彎) 2025年,全球AI芯片市場正迎來一場結(jié)構(gòu)性變革。在英偉達GPU占據(jù)主導(dǎo)地位的大格局下,ASIC(專用集成電路)憑借針對AI任務(wù)的定制化設(shè)計,成為推動算力革命的新動力
    的頭像 發(fā)表于 07-26 07:30 ?5834次閱讀

    西門子桌面級原型驗證系統(tǒng)Veloce proFPGA介紹

    子,工程師可以從 proFPGA Uno 系統(tǒng)開始進行 IP 或子片上系統(tǒng) (SoC) 的開發(fā),然后將其重復(fù)用于完整的 SoC 和專用集成電路 (ASIC)原型設(shè)計。這只需要將 Uno
    的頭像 發(fā)表于 06-30 13:53 ?1607次閱讀

    車載網(wǎng)絡(luò)測試技術(shù)的進化之路#CAN #車載以太網(wǎng) #TSN #時間敏感網(wǎng)絡(luò)

    車載以太網(wǎng)
    北匯信息POLELINK
    發(fā)布于 :2025年06月26日 18:12:48

    TSN(時間敏感網(wǎng)絡(luò))是什么

    TSN(Time-Sensitive Networking)即時間敏感網(wǎng)絡(luò),是IEEE 802.1 TSN工作組開發(fā)的一系列數(shù)據(jù)鏈路層協(xié)議規(guī)范的統(tǒng)稱,用于指導(dǎo)和開發(fā)低延遲、低抖動,并具有傳輸時間確定性的以太
    的頭像 發(fā)表于 06-14 15:51 ?3851次閱讀

    FPGA的定義和基本結(jié)構(gòu)

    專用集成電路ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。 簡而言之,
    的頭像 發(fā)表于 05-15 16:39 ?2280次閱讀
    <b class='flag-5'>FPGA</b>的定義和基本結(jié)構(gòu)

    ADIN3310/ADIN6310工業(yè)以太網(wǎng)時間敏感網(wǎng)絡(luò)交換機技術(shù)手冊

    ADIN3310 和 ADIN6310 分別為 3 端口和 6 端口千兆以太網(wǎng) 具有集成安全性的時間敏感網(wǎng)絡(luò) (TSN) 交換機 主要為工業(yè)以太網(wǎng)應(yīng)用而設(shè)計。每個端口 可以配置為以不同
    的頭像 發(fā)表于 05-15 10:38 ?1288次閱讀
    ADIN3310/ADIN6310工業(yè)以太<b class='flag-5'>網(wǎng)</b><b class='flag-5'>時間</b><b class='flag-5'>敏感</b>網(wǎng)絡(luò)交換機技術(shù)手冊

    FPGA芯片的概念和結(jié)構(gòu)

    FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列),是一種可在出廠后由用戶根據(jù)實際需求進行編程配置的集成電路。與專用集成電路(如ASIC)不同,
    的頭像 發(fā)表于 05-12 09:30 ?2409次閱讀

    JESD204B有專用于ADC/DAC和FPGAASIC的接口嗎?

    請問各位大俠:JESD204B專用于ADC/DAC和FPGAASIC的接口嗎,該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別,謝謝!
    發(fā)表于 02-08 09:10

    CPLD 與 ASIC 的比較

    在數(shù)字電子領(lǐng)域,CPLD和ASIC是兩種廣泛使用的集成電路技術(shù)。它們各自有著獨特的優(yōu)勢和局限性,適用于不同的應(yīng)用場景。 1. 定義與基本原理 1.1 CPLD(復(fù)雜可編程邏輯器件) CPLD是一種
    的頭像 發(fā)表于 01-23 10:04 ?1189次閱讀

    使用IP核和開源庫減少FPGA設(shè)計周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項目落后于計劃,12% 的項目落后計劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入
    的頭像 發(fā)表于 01-15 10:47 ?1153次閱讀
    使用<b class='flag-5'>IP</b>核和開源庫減少<b class='flag-5'>FPGA</b>設(shè)計周期

    ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP

    AX14-Stream接口,完美適配UltraScale+/Zynq UltraScale+系列FPGA器件。 這一創(chuàng)新成果為用戶提供了快速可靠、低成本且高性能的解決方案,顯著縮短了產(chǎn)品上市時間。該IP核支持
    的頭像 發(fā)表于 01-07 11:25 ?1177次閱讀

    ASIC和GPU的原理和優(yōu)勢

    ? 本文介紹了ASIC和GPU兩種能夠用于AI計算的半導(dǎo)體芯片各自的原理和優(yōu)勢。 ASIC和GPU是什么 ASIC和GPU,都是用于計算功能的半導(dǎo)體芯片。因為都可以用于AI計算,所以也被稱為“AI
    的頭像 發(fā)表于 01-06 13:58 ?3075次閱讀
    <b class='flag-5'>ASIC</b>和GPU的原理和優(yōu)勢

    大多數(shù)FPGA的程序存儲器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

    電子產(chǎn)品市場幾乎難以看到FPGA的使用,幾乎全是專用集成電路ASIC)芯片,就是我們常說的定制芯片,為什么FPGA的應(yīng)用會這么的少,因為專用集成
    的頭像 發(fā)表于 12-24 11:04 ?1844次閱讀
    大多數(shù)<b class='flag-5'>FPGA</b>的程序存儲器(FLASH)為什么都放在外面呢?<b class='flag-5'>FPGA</b>的主要應(yīng)用

    Verilog 與 ASIC 設(shè)計的關(guān)系 Verilog 代碼優(yōu)化技巧

    Circuit,專用集成電路)設(shè)計是一個復(fù)雜的過程,涉及到邏輯設(shè)計、綜合、布局布線、物理驗證等多個環(huán)節(jié)。在這個過程中,Verilog被用來描述數(shù)字電路的行為和結(jié)構(gòu),進而實現(xiàn)ASIC的設(shè)計。 具體來說
    的頭像 發(fā)表于 12-17 09:52 ?1439次閱讀