chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA和ASIC電路的時(shí)間敏感網(wǎng)IP

加賀富儀艾電子 ? 來(lái)源:富士通電子 ? 2020-04-27 16:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

SoC 設(shè)計(jì)與應(yīng)用技術(shù)領(lǐng)導(dǎo)廠商Socionext Inc.(以下“公司”)近日宣布成功開(kāi)發(fā)了基于FPGAASIC電路的時(shí)間敏感網(wǎng)絡(luò)(Time Sensitive Network, TSN)IP。該IP符合下一代以太網(wǎng)TSN(通信標(biāo)準(zhǔn)IEEE 802.1 Subset)及其評(píng)估環(huán)境,旨在為工業(yè)應(yīng)用提供具有確定性的以太網(wǎng)。

TSN IP 評(píng)估板

Socionext在高速網(wǎng)絡(luò)SoC及IP的設(shè)計(jì)開(kāi)發(fā)方面擁有30多年的經(jīng)驗(yàn),期望通過(guò)提供最新的工業(yè)以太網(wǎng)解決方案助力推進(jìn)工業(yè)物聯(lián)網(wǎng)。公司最新開(kāi)發(fā)的高性能TSN IP展現(xiàn)出了卓越的性能,其主要包括支持適用于工業(yè)設(shè)備之間通信的雙口菊花鏈拓?fù)洹? Gbps高速操作、400 ns以下低延遲,及0.1微秒(μs)以下低抖動(dòng)。

除了支持TSN外,該IP技術(shù)還可支持需要快速響應(yīng)控制的運(yùn)動(dòng)控制器,以及應(yīng)用于網(wǎng)絡(luò)通信中確保帶寬和低延遲的遠(yuǎn)程I / O等,滿足各類工業(yè)設(shè)備要求。TSN支持在信息技術(shù)(IT)和操作技術(shù)(OT)之間進(jìn)行無(wú)縫連接互操作,提升工廠整體效率和產(chǎn)能,推進(jìn)實(shí)現(xiàn)智慧工廠。

在產(chǎn)品交付方面,Socionext將提供用于IP測(cè)試的FPGA評(píng)估板、啟動(dòng)手冊(cè)和Linux開(kāi)源驅(qū)動(dòng)程序,幫助用戶快速評(píng)估和開(kāi)發(fā)。Socionext在工業(yè)ASIC開(kāi)發(fā)領(lǐng)域擁有豐厚的設(shè)計(jì)開(kāi)發(fā)經(jīng)驗(yàn),公司期望通過(guò)提供IP組合,助力客戶開(kāi)發(fā)設(shè)計(jì)屬于他們自己的ASIC芯片。

產(chǎn)品特色:

Ethernet: 2ch

Link Speed: 1Gbps

Offloaded CPU Processing

Port Transfer Delay: ~ 400ns (cut through latency)

Low Jitter: +/- 0.1us

Queuing Priority: 8 Level

AMBA: Internal Data & Control

Linux Open Source Driver

交付產(chǎn)品:

IP Core Libraries

Linux Kernel Driver

Comprehensive Documentation

Evaluation Board and Reference Design based on XILINX Kintex-7 XC7K325T FPGA

TSN IP Block Diagram

關(guān)于索喜科技有限公司

富士通電子旗下代理品牌 Socionext Inc. (索喜科技),是一家創(chuàng)新型企業(yè),為全球客戶設(shè)計(jì)、開(kāi)發(fā)和提供片上系統(tǒng)(System-on-chip)產(chǎn)品。Socionext 整合了富士通(Fujitsu Limited)與松下(Panasonic Corporation)的片上系統(tǒng)半導(dǎo)體事業(yè),專注于圖像、網(wǎng)絡(luò)、電腦運(yùn)算與其他尖端技術(shù)之發(fā)展及應(yīng)用。Socionext 集世界一流的專業(yè)知識(shí)、經(jīng)驗(yàn)和豐富的IP 產(chǎn)品組合于一身,致力于提供高效益的解決方案與更佳的客戶體驗(yàn)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618480
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    41

    文章

    5635

    瀏覽量

    175949
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4392

    瀏覽量

    222768

原文標(biāo)題:助力智慧工廠加速上線,索喜科技最新時(shí)間敏感網(wǎng)絡(luò)IP了解一下

文章出處:【微信號(hào):Fujitsu_Semi,微信公眾號(hào):加賀富儀艾電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    TSN(時(shí)間敏感網(wǎng)絡(luò))是什么

    TSN(Time-Sensitive Networking)即時(shí)間敏感網(wǎng)絡(luò),是IEEE 802.1 TSN工作組開(kāi)發(fā)的一系列數(shù)據(jù)鏈路層協(xié)議規(guī)范的統(tǒng)稱,用于指導(dǎo)和開(kāi)發(fā)低延遲、低抖動(dòng),并具有傳輸時(shí)間確定性的以太
    的頭像 發(fā)表于 06-14 15:51 ?844次閱讀

    使用IP核和開(kāi)源庫(kù)減少FPGA設(shè)計(jì)周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項(xiàng)目落后于計(jì)劃,12% 的項(xiàng)目落后計(jì)劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入
    的頭像 發(fā)表于 01-15 10:47 ?700次閱讀
    使用<b class='flag-5'>IP</b>核和開(kāi)源庫(kù)減少<b class='flag-5'>FPGA</b>設(shè)計(jì)周期

    ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP

    AX14-Stream接口,完美適配UltraScale+/Zynq UltraScale+系列FPGA器件。 這一創(chuàng)新成果為用戶提供了快速可靠、低成本且高性能的解決方案,顯著縮短了產(chǎn)品上市時(shí)間。該IP核支持
    的頭像 發(fā)表于 01-07 11:25 ?760次閱讀

    大多數(shù)FPGA的程序存儲(chǔ)器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

    電子產(chǎn)品市場(chǎng)幾乎難以看到FPGA的使用,幾乎全是專用集成電路ASIC)芯片,就是我們常說(shuō)的定制芯片,為什么FPGA的應(yīng)用會(huì)這么的少,因?yàn)閷S眉?b class='flag-5'>電
    的頭像 發(fā)表于 12-24 11:04 ?1277次閱讀
    大多數(shù)<b class='flag-5'>FPGA</b>的程序存儲(chǔ)器(FLASH)為什么都放在外面呢?<b class='flag-5'>FPGA</b>的主要應(yīng)用

    FPGAASIC的區(qū)別 FPGA性能優(yōu)化技巧

    FPGAASIC的區(qū)別 FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)和ASIC(專用集成電路)是兩種不同的集成電路
    的頭像 發(fā)表于 12-02 09:51 ?1056次閱讀

    ASIC集成電路在人工智能中的應(yīng)用

    ASIC(Application-Specific Integrated Circuit)集成電路在人工智能領(lǐng)域的應(yīng)用日益廣泛,其專為特定應(yīng)用而設(shè)計(jì)的特點(diǎn)使得它在處理人工智能任務(wù)時(shí)能夠展現(xiàn)出卓越
    的頭像 發(fā)表于 11-20 16:03 ?2083次閱讀

    ASIC集成電路如何提高系統(tǒng)效率

    在現(xiàn)代電子系統(tǒng)中,效率和性能是衡量一個(gè)系統(tǒng)優(yōu)劣的關(guān)鍵指標(biāo)。隨著技術(shù)的發(fā)展,ASIC集成電路因其高度定制化和優(yōu)化的特性,在提高系統(tǒng)效率方面發(fā)揮著越來(lái)越重要的作用。 ASIC的定義和特點(diǎn) ASIC
    的頭像 發(fā)表于 11-20 15:57 ?944次閱讀

    ASIC集成電路與通用芯片的比較

    ASIC集成電路與通用芯片在多個(gè)方面存在顯著差異。以下是對(duì)這兩者的比較: 一、定義與用途 ASIC集成電路ASIC(Applicatio
    的頭像 發(fā)表于 11-20 15:56 ?2026次閱讀

    ASIC集成電路應(yīng)用領(lǐng)域 ASIC集成電路的優(yōu)缺點(diǎn)分析

    隨著電子技術(shù)的發(fā)展,集成電路(IC)在各個(gè)領(lǐng)域扮演著越來(lái)越重要的角色。ASIC集成電路作為其中一種特殊類型的集成電路,因其高度定制化的特點(diǎn),在特定應(yīng)用中展現(xiàn)出獨(dú)特的優(yōu)勢(shì)。 一、
    的頭像 發(fā)表于 11-20 15:04 ?3888次閱讀

    ASIC集成電路FPGA的區(qū)別

    ASIC(專用集成電路)與FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)是兩種不同的集成電路技術(shù),它們?cè)诙鄠€(gè)方面存在顯著的區(qū)別。以下是兩者的主要差異: 一、設(shè)計(jì)與制造
    的頭像 發(fā)表于 11-20 15:02 ?1202次閱讀

    FPGAASIC在大模型推理加速中的應(yīng)用

    隨著現(xiàn)在AI的快速發(fā)展,使用FPGAASIC進(jìn)行推理加速的研究也越來(lái)越多,從目前的市場(chǎng)來(lái)說(shuō),有些公司已經(jīng)有了專門(mén)做推理的ASIC,像Groq的LPU,專門(mén)針對(duì)大語(yǔ)言模型的推理做了優(yōu)化,因此相比GPU這種通過(guò)計(jì)算平臺(tái),功耗更低、
    的頭像 發(fā)表于 10-29 14:12 ?2029次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>在大模型推理加速中的應(yīng)用

    FPGAASIC的優(yōu)缺點(diǎn)比較

    FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)與ASIC(專用集成電路)是兩種不同的硬件實(shí)現(xiàn)方式,各自具有獨(dú)特的優(yōu)缺點(diǎn)。以下是對(duì)兩者優(yōu)缺點(diǎn)的比較: FPGA的優(yōu)點(diǎn) 可編程性強(qiáng) :
    的頭像 發(fā)表于 10-25 09:24 ?1712次閱讀

    為低功耗FPGA、處理器和ASIC實(shí)施啟用LVDS鏈路

    電子發(fā)燒友網(wǎng)站提供《為低功耗FPGA、處理器和ASIC實(shí)施啟用LVDS鏈路.pdf》資料免費(fèi)下載
    發(fā)表于 08-29 09:59 ?0次下載
    為低功耗<b class='flag-5'>FPGA</b>、處理器和<b class='flag-5'>ASIC</b>實(shí)施啟用LVDS鏈路

    ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

    本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí),必須認(rèn)真考慮的一些問(wèn)題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?1098次閱讀
    將<b class='flag-5'>ASIC</b> <b class='flag-5'>IP</b>核移植到<b class='flag-5'>FPGA</b>上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!