信號(hào)發(fā)生器產(chǎn)生定義的電信號(hào)，其特性隨時(shí)間推移而變化。如果這些信號(hào)表現(xiàn)為簡單的周期波形，如正弦波、方波或三角波，那么這些信號(hào)發(fā)生器稱為函數(shù)發(fā)生器。它們通常用于檢查電路或組件的功能。將信號(hào)發(fā)生器定義的信號(hào)施加于被測電路的輸入端，并在輸出端連接至相應(yīng)的測量設(shè)備（例如，示波器）。這樣用戶就可以對電路進(jìn)行評估。過去，挑戰(zhàn)通常包括如何設(shè)計(jì)信號(hào)發(fā)生器的輸出級(jí)。本文介紹如何設(shè)計(jì)通過電壓增益放大器(VGA)和電流反饋放大器(CFA)搭建的小型經(jīng)濟(jì)的輸出級(jí)。

典型的信號(hào)發(fā)生器提供25 mV至5 V輸出電壓。為了驅(qū)動(dòng)50 Ω或更高的負(fù)載，一般會(huì)在輸出端使用功能強(qiáng)大的分立式組件、多個(gè)并行組件，或者成本高昂的ASIC。其內(nèi)部通常有繼電器，允許設(shè)備在不同的放大或衰減級(jí)之間切換，從而調(diào)節(jié)輸出電平。根據(jù)需要開關(guān)繼電器來實(shí)現(xiàn)各種增益時(shí)，在一定程度上會(huì)導(dǎo)致操作斷續(xù)。簡化框圖如圖1所示。

圖1. 典型的信號(hào)發(fā)生器輸出級(jí)的簡化框圖。

使用新款放大器IC作為輸出級(jí)功放，可無需使用內(nèi)部繼電器而直接驅(qū)動(dòng)負(fù)載。因此簡化了信號(hào)發(fā)生器的輸出級(jí)設(shè)計(jì)，且降低了復(fù)雜度和成本。這種輸出的兩個(gè)主要組件會(huì)構(gòu)成一個(gè)強(qiáng)大的輸出級(jí)，提供高速、高壓、高電流，以及具有持續(xù)線性微調(diào)功能的可變放大器。

圖2. 帶VGA的信號(hào)發(fā)生器輸出級(jí)的簡化框圖。

首先，原始輸入信號(hào)必須通過VGA放大或衰減。VGA的輸出信號(hào)可以設(shè)置為所需的幅度，這種幅度與輸入信號(hào)無關(guān)。例如，如果增益為10時(shí)，輸出幅度VOUT為2 V，則VGA的輸出幅度必須調(diào)整至0.2 V。遺憾的是，許多VGA因?yàn)橛邢薜脑鲆娣秶a(chǎn)生瓶頸。增益范圍很少能大于45 dB。

ADI在低功耗VGA AD8338上實(shí)現(xiàn)了0 dB至80 dB可編程增益范圍。因此，在理想條件下，可以將信號(hào)發(fā)生器的連續(xù)輸出幅度設(shè)置在0.5 mV和5 V之間，且無需額外使用繼電器或開關(guān)網(wǎng)絡(luò)。通過去除這些機(jī)械組件，可以避免不連續(xù)的輸出。因?yàn)?a href="http://www.brongaenegriffin.com/tags/數(shù)模轉(zhuǎn)換器/" target="_blank">數(shù)模轉(zhuǎn)換器(DAC)和直接數(shù)字頻率合成器(DDS)組件通常具有差分輸出，所以AD8338提供全差分接口。此外，通過靈活的輸入級(jí)，任何不對稱的輸入電流都可以通過內(nèi)部反饋環(huán)路得到補(bǔ)償。同時(shí)，內(nèi)部節(jié)點(diǎn)保持在1.5 V。在正常情況下，最大1.5 V輸入信號(hào)在通過500 Ω輸入電阻時(shí)，產(chǎn)成3 mA電流。在輸入幅度較高（例如15 V）時(shí)，可能需要在輸入引腳串聯(lián)一個(gè)更高的電阻。該電阻阻值也要使得與輸入電壓為1.5V時(shí)一樣，產(chǎn)生最大不超過3mA輸入電流。

許多商用信號(hào)發(fā)生器在50 Ω（正弦波）負(fù)載下提供最大250 mW (24 dBm)的有效輸出功率。但是，這對于具有較高輸出功率的應(yīng)用通常不夠用，例如測試HF放大器或生成超聲脈沖的要求。因此，還需要使用電流反饋放大器。ADA4870可以在±20 V電源電壓條件下輸出±17 V/1 A。正弦波可以在高達(dá)23 MHz的頻率下實(shí)現(xiàn)滿負(fù)載輸出，這使其成為通用任意波形發(fā)生器的理想前端驅(qū)動(dòng)器（輸出級(jí)）。為了優(yōu)化輸出信號(hào)擺幅，將ADA4870的增益配置為10，因此所需的輸入幅度為1.6 V。但是，由于ADA4870具有接地參考輸入，而上游的AD8338具有差分輸出，所以應(yīng)在兩個(gè)部件之間連接差分接收器放大器，以實(shí)施差分至到單端的轉(zhuǎn)換。AD8130提供270 MHz的增益帶寬積(GBWP)，壓擺率為1090 V/μs，非常適合此應(yīng)用。AD8338的輸出限制在±1 V，所以AD8130的中間增益應(yīng)設(shè)計(jì)為1.6 V/V。整體電路配置如圖3所示。在22.4 V (39 dBm)幅度和50 Ω負(fù)載下，可實(shí)現(xiàn)20 MHz帶寬。

圖3. 采用分立設(shè)計(jì)的信號(hào)發(fā)生器輸出級(jí)的簡化電路。

通過更高功率的VGA(AD8338)、大功率的CFA (ADA4870)和差分接收器放大器(AD8130)的組合，可以相對輕松地構(gòu)建緊湊型高功率信號(hào)發(fā)生器輸出級(jí)。它具有更高的系統(tǒng)可靠性、更長的服務(wù)壽命和更低的成本，因此優(yōu)于傳統(tǒng)輸出級(jí)。

AD8130

高速
AD8130：270 MHz，1090 V/μs (G = +1)
AD8129：200 MHz，1060 V/μs (G = +10)

高共模抑制比(CMRR)
94 dB(最小值，DC至100 kHz)
80 dB(最小值，2 MHz)
70 dB (10 MHz)

高輸入阻抗：1 MΩ差分

低噪聲
AD8130：12.5 nV/√Hz
AD8129：4.5 nV/√Hz

輸入共模范圍：±10.5 V

低失真，1 V峰峰值 (5 MHz)：
AD8130，-79 dBc(最差諧波，5 MHz)
AD8129，-74 dBc(最差諧波，5 MHz)

用戶可調(diào)增益
G = +1無需外部元件

電源電壓范圍：+4.5 V至±12.6 V

省電模式