為CPU 或其它高密度邏輯器件供電從來都不是一件容易的事情，盡管技術(shù)的進(jìn)步最終會降低計(jì)算任務(wù)所需的電力。相對于不斷提高的運(yùn)算能力需求，技術(shù)的高速發(fā)展所帶來的改進(jìn)仍然入不敷出。這個(gè)矛盾在筆記本電腦中尤為突出，盡管每瓦特電能所能提供的運(yùn)算能力已大大提高，但電池壽命的擴(kuò)展卻日益接近極限。

無論是由于需求和技術(shù)的同步提高導(dǎo)致了性能的停滯或者反之，便攜系統(tǒng)中越來越高的電源電流需求正迫使設(shè)計(jì)者去熟悉更新的電源技術(shù)。本文將探索一些這方面的新技術(shù)。

CPU、DSP 和其它大規(guī)模邏輯器件芯片尺寸的縮小使其電源電壓不斷下降，目前在+1.5V 至+2.5V 范圍，不久會降低到 1V。高效率地產(chǎn)生這樣低電壓的電源會有一些困難，尤其是在輸出電流達(dá)到 10A 或更高時(shí)。

和大多數(shù)電子設(shè)計(jì)一樣，高效的電源設(shè)計(jì)必須綜合考慮多種相互沖突的因素，包括成本和元件數(shù)量、效率和散熱、電路尺寸及瞬態(tài)特性（如負(fù)載階躍響應(yīng)）等。電池壽命是便攜系統(tǒng)（由電池供電）的主要考慮，而熱耗散問題（也就是效率問題）無論對于電池供電或者是交流供電系統(tǒng)來講都至關(guān)重要。

嚴(yán)格的負(fù)載調(diào)整 + 高速響應(yīng) = 難以贏得的挑戰(zhàn)

今日的 CPU 內(nèi)核要求非常嚴(yán)格的負(fù)載調(diào)整。至少到目前為止，一些主要的 CPU 制造商都有如此要求。隨著電源電壓的降低，電源電流和時(shí)鐘頻率卻更高了，使得對于電源的要求急劇提高—特別是瞬態(tài)響應(yīng)。日益嚴(yán)格的性能要求使設(shè)計(jì)的難度和成本越來越高，促使人們重新考慮電源的設(shè)計(jì)。更高的負(fù)載電流和更大負(fù)載瞬變帶來的后果之一，便是在處理器周圍多出一片電容“叢林”，增加了系統(tǒng)的尺寸和成本。

最快的開關(guān)型穩(wěn)壓器也無法對負(fù)載階躍造成的輸出瞬降做出響應(yīng)，面對這個(gè)現(xiàn)實(shí)，以及前面所提到的一些問題，迫使我們必須改變思路（以及規(guī)格）。以當(dāng)今 CPU 的速率，只有完全依靠輸出電容來應(yīng)付其高速階躍。另一方面，更為嚴(yán)格的負(fù)載調(diào)整需要更高的環(huán)路增益，而更高增益的環(huán)路需要更大的輸出電容來保持穩(wěn)定。由此看來，某種程度上放松對于負(fù)載調(diào)整的要求，對于元件數(shù)量的降低及其它諸多方面都極為有利。

典型的 DC-DC 轉(zhuǎn)換器對于負(fù)載階躍的響應(yīng)可劃分為 5 個(gè)基本部分（圖 1）：

電壓瞬降，幅度等于階躍負(fù)載電流乘以輸出電容等效串聯(lián)電阻（ESR）。

瞬降之后、DC-DC 轉(zhuǎn)換器響應(yīng)之前會有一段電壓緩降，電容上的電壓隨著電容向負(fù)載供電而跌落。

電壓恢復(fù)期，電感接通并供出負(fù)載電流，同時(shí)使輸出電容得到補(bǔ)充。

負(fù)載撤離引起“ESR 上跳”（與電壓瞬降效應(yīng)相反）。

電壓過沖，前一個(gè)開關(guān)周期儲存于電感的能量（負(fù)載撤離后）被轉(zhuǎn)儲到輸出電容。

其中 2、3 和 5 可以通過仔細(xì)的設(shè)計(jì)和正確選擇 DC-DC 控制器而控制到最小。但其中的瞬態(tài)電壓階躍部分（1 和 4）則無法消除，除非降低輸出電容的 ESR?？焖僬{(diào)節(jié)器能夠在發(fā)生跳變之后更快地將輸出拉回，但也無法消除跳變本身。即便是最快速的 DC-DC 轉(zhuǎn)換器（例如 MAX1711，可以在不足 100ns 的時(shí)間內(nèi)響應(yīng)）對于運(yùn)行于 600MHz 的 CPU 來講也太慢了。

圖 1. 該波形表示一次瞬態(tài)負(fù)載階躍響應(yīng)的主要組成部分

電壓定位

顯然，強(qiáng)迫 DC-DC 達(dá)到不切實(shí)際的瞬態(tài)響應(yīng)是沒有希望的。一個(gè) 600MHz 的 CPU 在 MAX1711 的 100ns 響應(yīng)時(shí)間內(nèi)已經(jīng)飛馳了 60 個(gè)時(shí)鐘周期。既然電源電壓總是要跌落 ESRCOUT × ILOAD STEP 并保持若干個(gè)時(shí)鐘周期，那么，是否將它拉回正常值能有多大關(guān)系呢？ 從 CPU 的角度來看，無關(guān)緊要。從電源的角度來看，很有關(guān)系。

從電源的角度考慮，更愿意使負(fù)載電壓不再恢復(fù)“正?！?。這樣，當(dāng)負(fù)載移去時(shí)，將能夠適應(yīng)將近兩倍的瞬態(tài)電壓上升。同樣，當(dāng)負(fù)載接入時(shí)也可允許兩倍的瞬態(tài)跌落。圖 2 可以說明兩種電壓轉(zhuǎn)換器負(fù)載階躍響應(yīng)的不同。

圖 2. 由于電壓定位調(diào)節(jié)器在每次負(fù)載階躍后并不試圖恢復(fù)輸出電壓至“正?！?，它們能夠允許更大的瞬態(tài)偏移。而且這個(gè)額外的裕量還可以降低功率消耗和輸出電容數(shù)量。

基于這種思想，產(chǎn)生了一種新型的 CPU 電源規(guī)范（見圖 1 中的灰色方框）。標(biāo)稱電壓為 1.6V，允許被負(fù)載拉低 7.5% （根據(jù)目前 CPU 標(biāo)準(zhǔn)）。當(dāng)負(fù)載從滿載變?yōu)榱銜r(shí)，允許有 7.5%的上升（短暫脈沖式）。穩(wěn)態(tài)輸出電壓包括噪聲和紋波在內(nèi)不應(yīng)超過 1.65V。這些數(shù)據(jù)十分有助于降低電容數(shù)量，同時(shí)在延長電池壽命及降低熱量耗散方面獲得可觀的收益。

為了充分利用 CPU 電源規(guī)格放寬所帶來的好處，可以為給定電源規(guī)定一個(gè)電壓 / 負(fù)載曲線。根據(jù)這個(gè)特征曲線，實(shí)現(xiàn)一種受控形式的負(fù)載抑制—有時(shí)稱為電壓定位—輸出電壓按照某種負(fù)載電流的函數(shù)而定位。這種電壓定位允許一定的輸出跌落，而不耗費(fèi)能量和成本試圖將其拉回。隨著負(fù)載電流的升高，輸出按照預(yù)先規(guī)定的軌跡下落。相比于強(qiáng)行拉回的方式，這種方法對于瞬態(tài)問題能夠給出更為圓滿的解決，前者僅提供有限的好處，卻要求更大的電容和更高速的 DC-DC 轉(zhuǎn)換器。

只需不超過三只電阻，就可為許多 DC-DC 轉(zhuǎn)換器增加電壓定位功能（圖 3）。R4 和 R5 使輸出電壓產(chǎn)生一個(gè)很小的正向偏移，使其從（本例中的）標(biāo)稱 1.6V 升高至 1.62V。R6 （RVP）串聯(lián)于輸出，匹配于最差情況下的輸出電容 ESR。RVP 的作用是產(chǎn)生一個(gè)確定的、與負(fù)載相關(guān)的電壓跌落。

圖 3. 這個(gè)高效的 15A 穩(wěn)壓電源很容易轉(zhuǎn)變?yōu)殡妷憾ㄎ辉O(shè)計(jì)，只需增加三只電阻：R4、R5 和 R6 （RVP）。

C1 = 陶瓷電容，C2 = Panasonic SP 系列：EEFUEOE221R.

*對于連續(xù) 15A 負(fù)載電流的情況，由于 IR7809 的散熱限制，請使用（2） IRF7811 或（2） IRF7805。

如果 RVP 與濾波電容的 ESR 相匹配，輸出電壓在經(jīng)歷了負(fù)載階躍造成的瞬降（ESR × ILOAD）之后將停留在原位，直到負(fù)載再次發(fā)生變化。降低負(fù)載會引起（ΔI × ESR）的電平上移。經(jīng)過一個(gè)短暫的、因上一次電感放電造成的瞬態(tài)脈沖之后，在控制器的 100ns 響應(yīng)之前（在 7.5%門限以內(nèi)），直流電平就能夠恢復(fù)到預(yù)定的空載電壓（本例中為 1.62V）減去 ILOAD × RZ。

圖 4. 圖 3 所示電路的階躍響應(yīng)可以說明電壓定位輸出帶來的好處

輸出端增加 5mΩ的串聯(lián)電阻會降低轉(zhuǎn)換效率。然而，它也降低了重載時(shí)的 CPU 工作電壓，有利于降低功耗并延長電池壽命。和傳統(tǒng)的（無電壓定位的）調(diào)節(jié)器相比，電壓定位設(shè)計(jì)可以降低 CPU 功耗 1.38W，降低系統(tǒng)整體功耗 0.4W （圖 5、圖 6）。

圖 5. 該簡化模型可以說明電壓定位的基本原理。當(dāng) RVP 等于 ESR （COUT 的等效串聯(lián)電阻）時(shí)，對于負(fù)載階躍可得到理想的“方波”電壓響應(yīng)（圖 2）。

圖 6. 盡管輸出電阻的增加降低了轉(zhuǎn)換效率，電壓定位設(shè)計(jì)同時(shí)也降低了消耗在電源和 CPU 內(nèi)部的功率。

等效效率

這種改善是以犧牲一部分轉(zhuǎn)換效率為代價(jià)的，為便于將其與傳統(tǒng)的（無電壓定位的）電路相比較，引入一個(gè)新的概念“等效效率”。等效效率是指無電壓定位的設(shè)計(jì)要達(dá)到和電壓定位設(shè)計(jì)相同的性能所需具備的效率。

要確定電壓定位調(diào)節(jié)器的等效效率，首先用傳統(tǒng)方法［（VOUT × IOUT）/（VIN × IIN）］測出其效率，然后，在每個(gè)測點(diǎn)將負(fù)載等效為一個(gè)電阻（RLOAD = VOUT/IOUT）。對每個(gè)測點(diǎn)的 RLOAD 數(shù)據(jù)，利用無電壓定位時(shí)的輸出電壓計(jì)算輸出電流（INP = VNP/RLOAD，其中本例中 VNP = 1.6V）。然后，在每個(gè) INP 測點(diǎn)計(jì)算等效效率，將對應(yīng)的無電壓定位時(shí)的輸出功率（VNP × INP）除以實(shí)際測得的帶有電壓定位的輸出功率（VOUT × IOUT）便得到等效效率。注意，等效效率超出 100%理論上來講是可能的，不過還未能實(shí)現(xiàn)。

圖 7 可以說明，對于一個(gè)典型的 CPU 電源，這種改善有多明顯。一個(gè)傳統(tǒng)設(shè)計(jì)需要將其滿載效率提高將近 8%才能和電壓定位所帶來的好處相比。

圖 7. 這些曲線顯示，電壓定位的 CPU 電源在滿載時(shí)獲得 8%的改善。14A 負(fù)載時(shí)，傳統(tǒng)設(shè)計(jì)必須有 90%的轉(zhuǎn)換效率才能與 82%效率的電壓定位設(shè)計(jì)相匹敵。
責(zé)任編輯:pj