文章來(lái)源：Jeff的芯片世界

原文作者：Jeff的芯片世界

本文介紹了DFT設(shè)計(jì)的必要性、原理、方法和應(yīng)用。

可測(cè)性設(shè)計(jì)（Design for Testability, DFT）是芯片設(shè)計(jì)中的關(guān)鍵技術(shù)，全稱(chēng)為設(shè)計(jì)用于測(cè)試。它是指在芯片生產(chǎn)制造過(guò)程中，由于不可避免的制造缺陷，如金屬線短路、斷路或摻雜濃度異常，可能導(dǎo)致電路邏輯故障和芯片系統(tǒng)失靈，因此在設(shè)計(jì)階段插入相關(guān)測(cè)試邏輯，以便在制造過(guò)程中或之后進(jìn)行測(cè)試，篩選出有缺陷的芯片，避免流入市場(chǎng)或客戶手中。隨著集成電路復(fù)雜度的急劇增加，邏輯門(mén)數(shù)量龐大，如何確保每個(gè)芯片在制造過(guò)程中正常工作成為重要課題，DFT在此背景下發(fā)揮著關(guān)鍵作用。

測(cè)試的必要性

芯片測(cè)試是通過(guò)在芯片輸入端施加已知的激勵(lì)信號(hào)，并觀察輸出端的響應(yīng)，來(lái)判斷芯片是否存在故障。測(cè)試主要分為制造測(cè)試和功能測(cè)試：制造測(cè)試在芯片出廠前進(jìn)行，用于篩選由于工藝缺陷導(dǎo)致的廢片，包括晶圓測(cè)試和封裝測(cè)試；功能測(cè)試則確保芯片在實(shí)際應(yīng)用中的正確性，通過(guò)驗(yàn)證用例檢查芯片設(shè)計(jì)是否100%正確。

然而，隨著納米技術(shù)的出現(xiàn)，芯片制造過(guò)程越來(lái)越復(fù)雜，晶體管密度增加，導(dǎo)致導(dǎo)線短路或斷路的概率增大，芯片失效可能性大大提升。測(cè)試費(fèi)用可達(dá)到制造成本的50%以上。

制造過(guò)程中可能出現(xiàn)各種物理缺陷，如互連線的橋接或斷路、CMOS晶體管的柵氧短路、掩膜光刻錯(cuò)誤和硅片缺陷等，這些缺陷會(huì)導(dǎo)致電氣故障，最終可能引起芯片失效。在關(guān)鍵應(yīng)用中，如醫(yī)療設(shè)備、汽車(chē)電子或航空航天，芯片故障可能導(dǎo)致嚴(yán)重后果，因此測(cè)試需在極端條件下進(jìn)行。

測(cè)試成本遵循十倍原則，從芯片級(jí)到板級(jí)再到系統(tǒng)級(jí)，成本遞增，因此盡早發(fā)現(xiàn)缺陷可以顯著減少損失。DFT通過(guò)在設(shè)計(jì)階段添加測(cè)試功能，使測(cè)試變得可行且成本效益高，優(yōu)化了芯片制造過(guò)程，實(shí)現(xiàn)了品控和制造能力監(jiān)控。

DFT的基本原理與概念

DFT的核心在于增強(qiáng)芯片的可控性和可觀測(cè)性?？煽匦允侵改軌蛲ㄟ^(guò)外部輸入信號(hào)將測(cè)試激勵(lì)施加到需要測(cè)試的內(nèi)部邏輯節(jié)點(diǎn)上，使其被賦值為任何想要的值；可觀測(cè)性是指能夠通過(guò)外部輸出端口監(jiān)測(cè)內(nèi)部節(jié)點(diǎn)的響應(yīng)值，便于觀測(cè)和比較。這兩個(gè)特性使得測(cè)試過(guò)程能夠全面覆蓋芯片內(nèi)部邏輯，無(wú)需關(guān)心芯片的實(shí)際功能，降低了測(cè)試復(fù)雜度，提升了設(shè)計(jì)方法的通用性。

在芯片制造過(guò)程中，缺陷可能導(dǎo)致故障，故障是缺陷的電氣表現(xiàn)形式，常見(jiàn)的故障模型包括固定故障（如引腳端口短路到電源或地）、跳變故障和路徑延時(shí)故障（如門(mén)級(jí)端口的慢升慢降）、以及靜態(tài)電流型故障（導(dǎo)致高靜態(tài)電流泄露）。如果故障能向后傳播并被觀測(cè)到，導(dǎo)致芯片行為不符合預(yù)期，則稱(chēng)為失效。并非所有故障都會(huì)導(dǎo)致失效，只有影響功能的故障才會(huì)引起問(wèn)題。

主要DFT技術(shù)與方法

掃描測(cè)試是DFT的常用方法，通過(guò)將普通寄存器替換為掃描寄存器，并串聯(lián)成掃描鏈。在測(cè)試模式下，執(zhí)行移入操作將測(cè)試數(shù)據(jù)通過(guò)掃描鏈移入內(nèi)部寄存器，使用低頻時(shí)鐘保證準(zhǔn)確性；然后進(jìn)行捕獲操作，在功能時(shí)鐘頻率下捕獲數(shù)據(jù)，針對(duì)固定故障使用低速時(shí)鐘（10~50MHz），針對(duì)跳變或延遲故障使用系統(tǒng)功能時(shí)鐘頻率（10MHz~GHz）；最后通過(guò)移出操作將捕獲的數(shù)據(jù)移出進(jìn)行分析。

內(nèi)置自測(cè)試（BIST）針對(duì)存儲(chǔ)器單元，如SRAM、DRAM，通過(guò)插入特定測(cè)試邏輯，內(nèi)部生成測(cè)試向量并比較結(jié)果，檢測(cè)物理缺陷如短路、斷路，無(wú)需外部測(cè)試設(shè)備。

邊界掃描用于驗(yàn)證芯片引腳連接性，通過(guò)為IO端口的每個(gè)輸入輸出插入掃描測(cè)試單元并串聯(lián)成鏈，實(shí)現(xiàn)IO測(cè)試和板級(jí)測(cè)試。

自動(dòng)測(cè)試向量生成（ATPG）則通過(guò)軟件自動(dòng)生成測(cè)試向量，應(yīng)用于生產(chǎn)測(cè)試中，通過(guò)比較實(shí)際輸出與期望輸出判斷芯片好壞。

這些技術(shù)共同解決了時(shí)序電路測(cè)試難題，并將不易測(cè)試的時(shí)序電路轉(zhuǎn)換為易測(cè)試的組合電路。測(cè)試流程包括給待測(cè)電路施加測(cè)試向量，然后將輸出響應(yīng)與期待響應(yīng)比較，一致則通過(guò)，不同則失敗。

DFT的應(yīng)用

DFT技術(shù)廣泛應(yīng)用于各類(lèi)芯片，如處理器、存儲(chǔ)器和專(zhuān)用芯片。例如，中科本原的實(shí)時(shí)控制系列DSP芯片憑借完善的DFT架構(gòu)，集成了掃描鏈、BIST和邊界掃描，確保了在工業(yè)控制、汽車(chē)電子、航空航天等高風(fēng)險(xiǎn)領(lǐng)域的高可靠性和穩(wěn)定性。DFT設(shè)計(jì)提高了測(cè)試效率，降低了生產(chǎn)測(cè)試成本和時(shí)間，并增強(qiáng)了芯片在高溫、高濕、強(qiáng)電磁干擾等惡劣環(huán)境下的抗干擾能力。它還支持芯片的全生命周期管理，從設(shè)計(jì)、制造到現(xiàn)場(chǎng)應(yīng)用均可通過(guò)測(cè)試手段確保性能一致。

可測(cè)性設(shè)計(jì)在芯片制造和驗(yàn)證過(guò)程中扮演著至關(guān)重要的角色。通過(guò)合理的設(shè)計(jì)，DFT大大提高了測(cè)試的效率和準(zhǔn)確性，確保每一顆芯片都能夠穩(wěn)定、可靠地工作。隨著芯片技術(shù)的不斷發(fā)展，測(cè)試技術(shù)也將進(jìn)步，DFT為芯片產(chǎn)業(yè)的穩(wěn)健發(fā)展保駕護(hù)航。