chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ZYNQ架構(gòu)知識(shí)

OpenFPGA ? 來(lái)源:開(kāi)源FPGA ? 2020-08-27 14:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

ZYNQ架構(gòu)

雙核ARM Cortex-A9 處理器:ARM Cortex-A9 是一個(gè)應(yīng)用級(jí)的處理器,能運(yùn)行完整的像Linux 這樣的操作系統(tǒng)

傳統(tǒng)的現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array,FPGA)邏輯部件:基于Xilinx 7 系列的FPGA 架構(gòu)

這個(gè)架構(gòu)實(shí)現(xiàn)了工業(yè)標(biāo)準(zhǔn)的AXI 接口,在芯片的兩個(gè)部分之間實(shí)現(xiàn)了高帶寬、低延遲的連接。

這意味著處理器和邏輯部分各自都可以發(fā)揮最佳的用途,而不會(huì)有在兩個(gè)分立的芯片之間的那種接口開(kāi)銷(xiāo)。

外設(shè)是處理器之外的功能部件,一般從事三種功能之一:(一)協(xié)處理器—— 輔助主處理器的單元,往往是被優(yōu)化用于特定任務(wù);(二)與外部接口交互的核心,如連接到LED 和開(kāi)關(guān)、編解碼器等等;(三)額外的存儲(chǔ)器單元。

PS具有固定的架構(gòu),承載了處理器和系統(tǒng)存儲(chǔ)區(qū)

而PL完全是靈活的,給了設(shè)計(jì)者一面“ 空白畫(huà)布” 來(lái)創(chuàng)建定制的外設(shè),或重用標(biāo)準(zhǔn)外設(shè)。

ZYNQ的SoC設(shè)計(jì)流基本模型

ZYNQ芯片

處理器系統(tǒng)(PS)

ARM是一顆“硬”處理器,硬件處理器以外的另一種方案,就像Xilinx 的MicroBlaze這樣的“軟”處理器,這是由可編程邏輯部分的單元組合而成的。也就是說(shuō),一個(gè)軟處理器的實(shí)現(xiàn)和部署在FPGA 的邏輯結(jié)構(gòu)里的任何其他IP 包是等價(jià)的。要求不高的任務(wù)可以從主的ARM Cortex-A9 處理器上脫離出來(lái),分配給軟處理器,軟處理器與ARM協(xié)同工作,提升整體性能

PS里并非只有ARM 處理器,還有一組相關(guān)的處理資源,形成了一個(gè)應(yīng)用處理器單元(Application Processing Unit,APU),另外還有擴(kuò)展外設(shè)接口、cache 存儲(chǔ)器、存儲(chǔ)器接口、互聯(lián)接口和時(shí)鐘發(fā)生電路

處理器系統(tǒng)外部接口——PS 和外部接口之間的通信主要是通過(guò)復(fù)用的輸入/ 輸出(Multiplexed Input/Output,MIO)實(shí)現(xiàn)的。這樣的連接也可以通過(guò)擴(kuò)展EMIO (ExtendedMIO,EMIO)來(lái)實(shí)現(xiàn),EMIO 并不是PS 和外部連接之間的直接通路,而是通過(guò)共用了PL 的I/O 資源來(lái)實(shí)現(xiàn)的。

可用的I/O 包括標(biāo)準(zhǔn)通信接口(SPI,I2C,USB,SD,CAN,UART,GigE)和通用輸入/ 輸出(General Purpose Input/Output,GPIO)

可編程邏輯(PS)

LUT-查找表(https://www.cnblogs.com/lbf-19940424/p/6564885.html)

FF-觸發(fā)器,一個(gè)實(shí)現(xiàn)1 位寄存的時(shí)序電路,帶有復(fù)位功能。FF 的一種用處是實(shí)現(xiàn)鎖存。

CLB-可配置編程邏輯塊

IOB-輸入/ 輸出塊(Input/Output Blocks,IOB)-實(shí)現(xiàn)了PL 邏輯資源之間的對(duì)接,并且提供物理設(shè)備“ 焊盤(pán)” 來(lái)連接外部電路。每個(gè)IOB 可以處理一位的輸入或輸出信號(hào)。IOB 通常位于芯片的周邊。

除了通用的部分,還有兩個(gè)特殊用途的部件:滿(mǎn)足密集存儲(chǔ)需要的塊RAM和用于高速算術(shù)的DSP48E1片

通用輸入輸出IOB

通信接口--包括PCIExpress、串行RapidIO、SCSISATA

其他可編程邏輯擴(kuò)展接口--XADC,時(shí)鐘,編程與調(diào)試

處理器系統(tǒng)與可編程邏輯的接口

1、AXI標(biāo)準(zhǔn)--Advanced eXtensible Interface

有三類(lèi)AXI4總線協(xié)議

? AXI4 [2] — 用于存儲(chǔ)映射鏈接,它支持最高的性能:通過(guò)一簇高達(dá)256 個(gè)數(shù)據(jù)字(或“ 數(shù)據(jù)拍(data beats)”)的數(shù)據(jù)傳輸來(lái)給定一個(gè)地址。
? AXI4-Lite [2] — 一種簡(jiǎn)化了的鏈接,只支持每次連接傳輸一個(gè)數(shù)據(jù)(非批量)。AXI4-Lite也是存儲(chǔ)映射的:這種協(xié)議下每次傳輸一個(gè)地址和單個(gè)數(shù)據(jù)。

? AXI4-Stream [1] — 用于高速流數(shù)據(jù),支持批量傳輸無(wú)限大小的數(shù)據(jù)。沒(méi)有地址機(jī)制,這種總線類(lèi)型最適合源和目的地之間的直接數(shù)據(jù)流(非存儲(chǔ)器映射)

互聯(lián)(Interconnect)— 互聯(lián)實(shí)際上是一個(gè)開(kāi)關(guān),管理并直接傳遞所連接的AXI 接口之間的通信。在PS 內(nèi)有幾個(gè)互聯(lián),其中有些還直接連接到PL (如圖2.9),而另一些是只用于內(nèi)部連接的。這些互聯(lián)之間的連接也是用AXI 接口所構(gòu)成的。
接口(Interface)— 用于在系統(tǒng)內(nèi)的主機(jī)和從機(jī)之間傳遞數(shù)據(jù)、地址和握手信號(hào)的點(diǎn)對(duì)點(diǎn)連接。(M-主機(jī),S-從機(jī))

? 通用AXI(General Purpose AXI) — 一條32 位數(shù)據(jù)總線,適合PL 和PS 之間的中低速通信。接口是透?jìng)鞯牟粠Ь彌_??偣灿兴膫€(gè)通用接口:兩個(gè)PS 做主機(jī),另兩個(gè)PL 做主機(jī)。
? 加速器一致性端口Accelerator Coherency Port) — 在PL 和APU 內(nèi)的SCU之間的單個(gè)異步連接,總線寬度為64 位。這個(gè)端口用來(lái)實(shí)現(xiàn)APU cache 和PL的單元之間的一致性。PL 是做主機(jī)的。
? 高性能端口(High Performance Ports) — 四個(gè)高性能AXI 接口,帶有FIFO緩沖來(lái)提供“ 批量” 讀寫(xiě)操作,并支持PL 和PS 中的存儲(chǔ)器單元的高速率通信。數(shù)據(jù)寬度是32 或64 位,在所有四個(gè)接口中PL 都是做主機(jī)的。

表 2.2 給出給出了每個(gè)接口的簡(jiǎn)述,標(biāo)出了主機(jī)和從機(jī) (按照慣例,主機(jī)是控制總線并發(fā)起會(huì)話的,而從機(jī)是做響應(yīng)的)。注意接口命名的規(guī)范(在表 2.2 的第一列)是表示了 PS 的角色的,也就是說(shuō),第一個(gè)字母 “M” 表示 PS 是主機(jī),而第一個(gè)字母 “S” 表示 PS 是從機(jī)。

2、EMIO接口

3、其他PL-PS信號(hào)

跨越PS-PL 邊界的其他信號(hào)包括看門(mén)狗定時(shí)器、重啟信號(hào)、中斷和DMA 接口信號(hào)。

安全

總結(jié)

附議:

本人覺(jué)得除了整體架構(gòu)的創(chuàng)新,靈活的IO也是ZYNQ成為受歡迎的一部分:

Multiplexed I/O (MIO):PS端外設(shè)IO復(fù)用,這是什么概念呢?前面介紹了ZYNQ主要分PS/PL兩大組成模塊,PS端前面介紹的外設(shè)如USB/CAN/GPIO/UART等都必要需要引腳與外界打交道,這里所謂的復(fù)用與常見(jiàn)的單片機(jī)、處理器里引腳復(fù)用的概念一樣。但是(這里劃重點(diǎn)),ZYNQ具有高達(dá)54個(gè)PS引腳支持MIO,MIO具有非常高的靈活度以達(dá)到靈活配置,這給硬件設(shè)計(jì)、PCB布板帶來(lái)了極大的便利!,MIO的配置利用vivado軟件可以實(shí)現(xiàn)靈活配置,如下圖所示。

硬件工程師往往發(fā)現(xiàn)對(duì)一個(gè)復(fù)雜的系統(tǒng)的布局布線,常常會(huì)很困難,也常因?yàn)椴缓侠淼牟季植季€而陷入EMC深坑。ZYNQ的IO引腳高度靈活性,無(wú)疑在電路設(shè)計(jì)方面提供極大的方便,可實(shí)現(xiàn)非常靈活的PCB布局布線。從而在EMC性能改善方面帶來(lái)了很大便利。

靈活的PS-PL互連接口

Extended Multiplexed I/O (EMIO):擴(kuò)展MIO,如果想通過(guò)PS來(lái)訪問(wèn)PL又不想浪費(fèi)AXI總線時(shí),就可以通過(guò)EMIO接口來(lái)訪問(wèn)PL。54個(gè)I/O中,其中一部分只能用于MIO,大部分可以用于MIO或EMIO,少量引腳只能通過(guò)EMIO訪問(wèn)。

如上圖,比如I2C0則可以通過(guò)EMIO映射到PL端的引腳輸出,這無(wú)疑又增加了更多的靈活性!

PS-PL接口HP0-HP3:如上架構(gòu)圖中AXI high-performance slave ports (HP0-HP3) 實(shí)現(xiàn)了PS-PL的接口

可配置的32位或64位數(shù)據(jù)寬度

只能訪問(wèn)片上存儲(chǔ)器OCM(On chip memory)和DDR

AXI FIFO接口(AFI)利用1KB FIFOs來(lái)緩沖大數(shù)據(jù)傳輸

PS-PL接口GP0-GP1:如上架構(gòu)圖中AXI general-purpose ports

兩個(gè)PS主接口連接到PL的兩個(gè)從設(shè)備

32位數(shù)據(jù)寬度

一個(gè)連接到CPU內(nèi)存的64位加速器一致端口(ACP)AXI從接口,ACP 是 SCU (一致性控制單元)上的一個(gè) 64 位從機(jī)接口,實(shí)現(xiàn)從 PL 到 PS 的異步 cache 一致性接入點(diǎn)。ACP 是可以被很多 PL 主機(jī)所訪問(wèn)的,用以實(shí)現(xiàn)和 APU 處理器相同的方式訪問(wèn)存儲(chǔ)子系統(tǒng)。這能達(dá)到提升整體性能、改善功耗和簡(jiǎn)化軟件的效果。ACP 接口的表現(xiàn)和標(biāo)準(zhǔn)的 AXI 從機(jī)接口是一樣的,支持大多數(shù)標(biāo)準(zhǔn)讀和寫(xiě)的操作而不需要在 PL 部件中加入額外的一致性操作。

DMA, 中斷, 事件信號(hào):

處理器事件總線信號(hào)事件信息到CPU

PL外設(shè)IP中斷到PS通用中斷控制器(GIC)

四個(gè)DMA通道RDY/ACK信號(hào)

擴(kuò)展多路復(fù)用I/O (EMIO)允許PS外設(shè)端口訪問(wèn)PL邏輯和設(shè)備I/O引腳。

時(shí)鐘以及復(fù)位信號(hào):

四個(gè)PS時(shí)鐘帶使能控制連接到PL

四個(gè)PS復(fù)位信號(hào)連接到PL

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20071

    瀏覽量

    243055
  • 芯片
    +關(guān)注

    關(guān)注

    462

    文章

    53195

    瀏覽量

    454147
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    623

    瀏覽量

    48956

原文標(biāo)題:ZYNQ架構(gòu)

文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P FPGA+ZYNQ SOC 超寬帶信號(hào)處理平臺(tái)

    VPX650 是一款基于 6U VPX 系統(tǒng)架構(gòu)的 VU13P FPGA + XC7Z100 SOC 超寬帶信號(hào)處理平臺(tái),該平臺(tái)采用一片 Xilinx 的 Virtex UltraScale+
    的頭像 發(fā)表于 10-16 10:48 ?107次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)<b class='flag-5'>架構(gòu)</b>的 VU13P FPGA+<b class='flag-5'>ZYNQ</b> SOC 超寬帶信號(hào)處理平臺(tái)

    ZYNQ PS與PL數(shù)據(jù)交互方式

    ZYNQ SoC 的 PS (Processing System) 和 PL (Programmable Logic) 之間的數(shù)據(jù)交互是系統(tǒng)設(shè)計(jì)的核心。
    的頭像 發(fā)表于 10-15 10:33 ?148次閱讀
    <b class='flag-5'>ZYNQ</b> PS與PL數(shù)據(jù)交互方式

    RTthread怎么加載zynq的支持包?

    RTthread有xilinx zynq的芯片支持包了么,SDK管理器里面怎么下載ZYNQ的支持包呢?求助
    發(fā)表于 09-23 06:05

    ZYNQ UltraScalePlus RFSOC QSPI Flash固化常見(jiàn)問(wèn)題說(shuō)明

    璞致 ZYNQ UltraScalePlus RFSOC QSPI Flash 固化常見(jiàn)問(wèn)題說(shuō)明
    發(fā)表于 08-08 15:49 ?0次下載

    【PZ-ZU15EG-KFB】——ZYNQ UltraScale + 異構(gòu)架構(gòu)下的智能邊緣計(jì)算標(biāo)桿

    璞致電子推出PZ-ZU15EG-KFB異構(gòu)計(jì)算開(kāi)發(fā)板,搭載Xilinx ZYNQ UltraScale+ XCZU15EG芯片,整合四核ARM Cortex-A53、雙核Cortex-R5F
    的頭像 發(fā)表于 07-22 09:47 ?495次閱讀
    【PZ-ZU15EG-KFB】——<b class='flag-5'>ZYNQ</b> UltraScale + 異構(gòu)<b class='flag-5'>架構(gòu)</b>下的智能邊緣計(jì)算標(biāo)桿

    CH367連接zynq問(wèn)題

    通過(guò)四線SPI連接CH367和zynq時(shí),CH367使用CH367StreamSPI函數(shù)設(shè)置為四線模式,然后設(shè)置SDI為MISO,SDX為MOSI,SCS和SCL為片選和時(shí)鐘
    發(fā)表于 07-03 10:10

    知識(shí)分享 | 評(píng)估模型架構(gòu)——如何實(shí)現(xiàn)?

    確保良好的模型架構(gòu)對(duì)于開(kāi)發(fā)安全和可靠的軟件非常重要。本文為您介紹MES Model Examiner? (MXAM)如何優(yōu)化模型架構(gòu),簡(jiǎn)化復(fù)雜度管理步驟,并最終提升軟件質(zhì)量。
    的頭像 發(fā)表于 06-05 11:46 ?334次閱讀
    <b class='flag-5'>知識(shí)</b>分享 | 評(píng)估模型<b class='flag-5'>架構(gòu)</b>——如何實(shí)現(xiàn)?

    Zynq7000處理器的配置詳解

    添加好ZYNQ7 Processing System IP核后,需要對(duì)其進(jìn)行配置,雙擊彈出如下窗口。綠色部分表示ZYNQ PS部分中可配置的項(xiàng)目,可以雙擊轉(zhuǎn)向相應(yīng)的設(shè)置界面,也可以直接在左邊的導(dǎo)航列表中選擇。
    的頭像 發(fā)表于 03-27 09:37 ?1828次閱讀
    <b class='flag-5'>Zynq</b>7000處理器的配置詳解

    《AI Agent 應(yīng)用與項(xiàng)目實(shí)戰(zhàn)》閱讀心得3——RAG架構(gòu)與部署本地知識(shí)庫(kù)

    應(yīng)用。第六章深入探討了RAG架構(gòu)的工作原理,該技術(shù)通過(guò)在推理過(guò)程中實(shí)時(shí)檢索和注入外部知識(shí)來(lái)增強(qiáng)模型的生成能力。RAG架構(gòu)的核心是檢索器和生成器兩大模塊,檢索器負(fù)責(zé)從知識(shí)庫(kù)中找到與當(dāng)前查
    發(fā)表于 03-07 19:49

    zynq通過(guò)什么接口去控制DLP?

    我是用ZYNQ控制DLP,DLP的投影,給sensor采集。我的問(wèn)題是zynq通過(guò)什么接口去控制DLP。DLP和sensor沒(méi)有物理連接,sensor會(huì)直接拍DLP的投影
    發(fā)表于 02-21 06:56

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè)

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè).pdf》資料免費(fèi)下載
    發(fā)表于 12-30 14:37 ?3次下載

    ZYNQ 7035/7045開(kāi)發(fā)板原理圖

    ZYNQ 7035/7045開(kāi)發(fā)板原理圖
    發(fā)表于 12-05 13:46 ?17次下載

    架構(gòu)性需求的基礎(chǔ)知識(shí)

    第一次接觸“架構(gòu)性需求”,大約在六年前,當(dāng)時(shí)一位大佬指導(dǎo)我們說(shuō),在前期產(chǎn)品規(guī)劃時(shí),最重要的就是找到“架構(gòu)性需求”。本人就一頭的問(wèn)號(hào),“架構(gòu)性需求”是什么?我沒(méi)有聽(tīng)錯(cuò)吧?當(dāng)時(shí)也沒(méi)怎么放在心上,直到近年
    的頭像 發(fā)表于 11-15 11:01 ?857次閱讀
    <b class='flag-5'>架構(gòu)</b>性需求的基礎(chǔ)<b class='flag-5'>知識(shí)</b>

    ZYNQ核心板學(xué)習(xí)筆記

    此款開(kāi)發(fā)板使用的是 Xilinx 公司的 Zynq7000 系列的芯片,型號(hào)為 XC7Z020-2CLG484I,484 個(gè)引腳的 FBGA 封裝。
    的頭像 發(fā)表于 10-24 18:08 ?3476次閱讀
    <b class='flag-5'>ZYNQ</b>核心板學(xué)習(xí)筆記

    Xilinx ZYNQ 7000系列SoC的功能特性

    本文介紹下Xilinx ZYNQ 7000系列SoC的功能特性、資源特性、封裝兼容性以及如何訂購(gòu)器件。
    的頭像 發(fā)表于 10-24 15:04 ?3540次閱讀
    Xilinx <b class='flag-5'>ZYNQ</b> 7000系列SoC的功能特性