上篇介紹了如何利用verilog實(shí)現(xiàn)4線SPI配置時(shí)序，本篇將以AD9249介紹其3線SPI配置的verilog實(shí)現(xiàn)。

3線SPI的時(shí)鐘產(chǎn)生方式和上一篇的4線SPI相同，這里不在敘述。兩者的不同點(diǎn)在于：三線SPI模式需要FPGA管腳三態(tài)控制SDIO的輸入/輸出狀態(tài)。下圖所示的代碼即為三態(tài)控制邏輯。SDI、SDO成為了內(nèi)部邏輯信號(hào)，和上篇的4線SPI配置相同操作即可，而SDIO為三態(tài)管腳，需定義為inout類型。

Tri_en信號(hào)即為三態(tài)控制信號(hào)，在寫(xiě)操作中，該信號(hào)必須置高；然而在讀操作中，該信號(hào)在寫(xiě)地址的前半段需置高，當(dāng)完成寫(xiě)地址操作后，ADC的SDIO接口由輸入變輸出，此時(shí)FPGA控制Tri_en信號(hào)拉低，將FPGA端的SDIO管腳由輸出變?yōu)檩斎?，從而正常接收ADC的SDIO口輸出的寄存器數(shù)值。

Tri_en到底應(yīng)該在哪個(gè)具體時(shí)刻拉低，以便完成FPGA的SDIO三態(tài)轉(zhuǎn)換呢？答案其實(shí)在第三篇已經(jīng)說(shuō)的很清楚了~~~~

另外，3線SPI讀/寫(xiě)操作有專門(mén)的讀寫(xiě)標(biāo)志位，大家務(wù)必要留心~~

3線SPI的FPGA實(shí)現(xiàn)就介紹到這里了，其實(shí)和4線基本一樣，只不過(guò)多了個(gè)三態(tài)轉(zhuǎn)換而已，大家把上篇的4線SPI的實(shí)現(xiàn)過(guò)程想清楚了，再加上一個(gè)三態(tài)轉(zhuǎn)換控制，3線SPI也就拿下了！