據(jù)報道，臺積電2nm工藝取得重大突破，研發(fā)進度超前，業(yè)界看好其2023年下半年風(fēng)險試產(chǎn)良率就可以達到90%。供應(yīng)鏈透露，有別于3nm和5nm采用鰭式場效應(yīng)晶體管（FinFET），臺積電的2nm工藝改用全新的多橋通道場效電晶體（MBCFET）架構(gòu)。

據(jù)悉，臺積電去年成立了2nm專案研發(fā)團隊，尋找可行路徑進行開發(fā)。考量成本、設(shè)備相容、技術(shù)成熟及效能表現(xiàn)等多項條件，2nm采以環(huán)繞閘極（GAA）制程為基礎(chǔ)的MBCFET架構(gòu)，解決FinFET因制程微縮產(chǎn)生電流控制漏電的物理極限問題。

極紫外光（EUV）微顯影技術(shù)的提升，使臺積電研發(fā)多年的納米片（Nano Sheet）堆疊關(guān)鍵技術(shù)更為成熟，良率提升進度較預(yù)期順利。臺積電此前透露2nm研發(fā)生產(chǎn)將在新竹寶山，規(guī)劃P1到P4四個超大型晶圓廠，占地90多公頃。

以臺積電2nm目前的研發(fā)進度研判，供應(yīng)鏈預(yù)計臺積電2023年下半年可望進入風(fēng)險性試產(chǎn)，2024年正式量產(chǎn)。今年4月也有報道指出，臺積電已經(jīng)在研究2024年的2nm iPhone處理器，并且已經(jīng)開始研究2nm以下的節(jié)點。

晶體管是突破先進半導(dǎo)體制程的關(guān)鍵。比如在45nm的階段，業(yè)界引入了high-k值絕緣層/金屬柵極（HKMG）工藝，在32nm處引入了第二代 high-k 絕緣層/金屬柵工藝。但當(dāng)晶體管尺寸小于25nm時，傳統(tǒng)的平面場效應(yīng)管的尺寸已經(jīng)無法縮小。

加州大學(xué)伯克利分校胡正明教授發(fā)明的鰭式場效晶體管（Fin Field-Effect Transistor）解決了這一問題，其主要思想就是將場效應(yīng)管立體化，這種新的互補式金氧半導(dǎo)體晶體管，可以改善電路控制并減少漏電流，縮短晶體管的閘長。

得益于FinFET 的發(fā)明，2011年英特爾推出了商業(yè)化的22nm FinFET。此后，基于FinFET業(yè)界將半導(dǎo)體制程從22nm一直向前推進到如今的5nm。但5nm制程已經(jīng)將晶體管縮至原子級，硅原子的直徑是0.117nm，3nm差不多是25個硅原子首尾相連的長度。

想要繼續(xù)微縮半導(dǎo)體制程，需要引入新的技術(shù)。臺積電2nm采用的GAA（Gate-all-around，環(huán)繞閘極）或稱為GAAFET，它和FinFETs有相同的理念，不同之處在于GAA的柵極對溝道的四面包裹，源極和漏極不再和基底接觸。

根據(jù)設(shè)計的不同，GAA也有不同的形態(tài)，目前比較主流的四個技術(shù)是納米線、板片狀結(jié)構(gòu)多路橋接鰭片、六角形截面納米線、納米環(huán)。

臺積電同樣采用MBCFET架構(gòu)。臺積電總裁魏哲家日前于玉山科技協(xié)會晚宴專講時透露，臺積電制程每前進一個世代，客戶的產(chǎn)品速度效能提升30%- 40%，功耗可以降低20%-30%。

在GAA技術(shù)的采用上，三星更顯激進。據(jù)悉三星3nm就會導(dǎo)入GAA，使其3nm工藝相比7nm性能提升35%，功耗降低50%。但臺積電要到2nm才會導(dǎo)入GAA技術(shù)。

GAA可以帶來性能和功耗的降低，但成本也非常高。市場研究機構(gòu)International Business Strategies （IBS）給出的數(shù)據(jù)顯示，28nm之后芯片的成本迅速上升。28nm工藝的成本為0.629億美元， 5nm將暴增至 4.76 億美元。三星稱其3nm GAA 的成本可能會超過5億美元。

新的晶體管也可能帶來革命性的改變，今年6月報道，一種叫做Bizen的晶體管架構(gòu)，可能從另一方向打破CMOS極限。
責(zé)任編輯：tzh