Xilinx Vitis能創(chuàng)建的模板軟件工程
Xilinx的28nm、16nm SoC在業(yè)界應用非常廣泛。最近也發(fā)布了7nm的SoC器件Versal VC1902和對應的開發(fā)板VCK190。Versal是新一代的異構計算平臺，包含A72、R5、及內(nèi)部管理用的CPU。Versal的軟件開發(fā)工具是Vitis。
下面是在Vitis里創(chuàng)建軟件工程時可以看到的CPU清單。
每個CPU可以創(chuàng)建不同的軟件工程。對于A72的Standalone(Baremetal)工程，可選的模板如下：
對于PMC(Platform Management Controller)，可以創(chuàng)建PLM(Platform Loader and Manager)工程。
對于PSM(Processing System Manager)，可以創(chuàng)建Firmware工程。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
Xilinx
+關注
關注
73文章
2192瀏覽量
129827 -
Versal
+關注
關注
1文章
172瀏覽量
8375
發(fā)布評論請先 登錄
相關推薦
熱點推薦
開源鴻蒙技術大會2025丨AI軟件工程分論壇：智能創(chuàng)新，賦能開源鴻蒙軟件工程
師生深度參與技術交流聯(lián)動。論壇由華為終端軟件工程與IT裝備部孫為國與開源鴻蒙AI軟件工程SIG副組長王意明聯(lián)合出品。此次論壇的成功舉辦標志著開源鴻蒙AI軟件工程從技術探索步入規(guī)模落地階段，預計2025年底將賦
工程師變身AI“指揮者”，吉利與阿里云的軟件開發(fā)變革實驗
1975年，IBM工程師Fred Brooks在《人月神話》中提出軟件工程的核心難題：隨著系統(tǒng)規(guī)模和團隊規(guī)模增長，復雜度會呈指數(shù)級上升。他的結論是， 軟件工程“沒有銀彈”，沒有單一技術能帶來數(shù)量級
使用NucleiStudio 2022.1創(chuàng)建工程時沒有開發(fā)板可選擇
遇到的坑
第一次使用NucleiStudio 2022.1，想創(chuàng)建一個hbirdv2的工程，結果發(fā)現(xiàn)模板選擇界面是空的。
后來看了NucleiStudio 2022.1的使用手冊才明白，現(xiàn)在
發(fā)表于 10-27 06:27
RT-Thread Studio 基于芯片創(chuàng)建的工程能直接輸出keil 工程嗎？
您好！RT-Thread Studio 基于芯片創(chuàng)建的工程能直接輸出keil 工程嗎？
基于BSP創(chuàng)建的
發(fā)表于 09-12 07:06
如何在Unified IDE中創(chuàng)建視覺庫HLS組件
組件開始，該組件可以導出為 XO 文件用于 Vitis 系統(tǒng)工程；這與“自上而下的流程”相反，后者從 Vitis 工程開始，然后將 HLS 組件導入該
全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布
全新 AMD Vitis 統(tǒng)一軟件平臺 2025.1 版正式上線！此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應用提供了改進后的設計環(huán)境。
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎上撰寫，但使用的是 AMD Vitis Unified IDE，而不是之前傳統(tǒng)版本的
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學運算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此 HLS IP，并使用嵌入式
HarmonyOS5云服務技術分享--Serverless抽獎模板部署
startRaffle）
結束抽獎回調(diào)函數(shù)（比如endRaffle）
記下函數(shù)名，后續(xù)配置要用到
3?? ??工程包準備??
下載官方提供的抽獎模板工程包
解壓后重點檢查portal/dist目錄結構
記得
發(fā)表于 05-22 20:25
如何成為一名嵌入式軟件工程師？
如何成為一名嵌入式軟件工程師？ 01明確崗位的角色與定位 嵌入式軟件工程師主要負責開發(fā)運行在特定硬件平臺上的軟件，這些軟件通常與硬件緊密集成，以實現(xiàn)特定的功能。 不僅需要精通編程語言
發(fā)表于 04-15 14:37
嵌入式軟件工程師就業(yè)好不好?
嵌入式軟件工程師就業(yè)好不好?會不會越老越吃香?今天一起來看看。 首先看下市場需求。 隨著物聯(lián)網(wǎng)、人工智能、5G等前沿技術的快速發(fā)展，嵌入式系統(tǒng)的應用領域不斷擴大，從智能家居、汽車電子到工業(yè)自動化
發(fā)表于 02-20 10:19
如何快速創(chuàng)建用戶自定義Board和App工程
概述自HPM_SDKv1.7.0發(fā)布開始，在HPM_ENV中新增了user_template文件夾，以方便用戶快速創(chuàng)建自定義的Board和App工程。user_template是用戶模板工程
Testin云測獲智能化軟件工程工作組優(yōu)秀單位榮譽
隨著人工智能技術的深度應用，大模型等AI技術在推動軟件行業(yè)智能化進程中的重要性日益凸顯。軟件工程，作為大模型、智能體等AI技術落地應用的前沿領域，正加速推進智能化轉型。在這場變革中，企業(yè)、科研機構以及眾多行業(yè)專家紛紛投身其中，共同探索智能化
全新AMD Vitis統(tǒng)一軟件平臺2024.2版本發(fā)布
全新 AMD Vitis 統(tǒng)一軟件平臺 2024.2 版本已于近期推出。
如何用VSCODE創(chuàng)建一個LE5010的工程模板
我想問下，就是怎么用vscode來創(chuàng)建LE5010的工程模板，我看網(wǎng)上的資料很少很少，官方給的SDK有，但是只能SDK里面來寫代碼，所以就想問一問!
（有償）
發(fā)表于 12-04 10:01
工商網(wǎng)監(jiān)
評論