chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA中如何充分利用DSP資源,DSP48E1內(nèi)部詳細資源介紹

454398 ? 來源:MYMINIEYE微信公眾號 ? 作者:MYMINIEYE微信公眾號 ? 2020-09-30 11:48 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGADSP資源是寶貴的且有限,我們在計算大位寬的指數(shù)、復(fù)數(shù)乘法、累加、累乘等運算時都會用到DSP資源,如果我們不了解底層的DSP特性,很多設(shè)計可能都無法進行。邏輯綜合往往是不可控的,為了能夠充分利用DSP資源,我們需要對DSP48E1有所了解。

1.DSP48E1介紹

DSP48E1是7系列的最小計算單元,DSP資源,支持許多獨立的功能,其基本功能如下所示

DSP48E1簡易模型

包括:

? 帶有D寄存器的25位預(yù)加法器

? 25*18二進制乘法

? 48位累加

? 三輸入加法

其他的一些功能還包括桶形移位、寬總線多路復(fù)用、幅度比較器、按位邏輯功能和寬計數(shù)器等。

每個DSP48E1都有一個雙輸入乘法器,接著是3個數(shù)據(jù)通路的多路復(fù)用器和一個三輸入的(加法器/減法器/累加器)

DSP48E1內(nèi)部詳細資源

一種典型的使用是A,B輸入相乘后與C輸入相加或減;當(dāng)不使用第一級的乘法器的時候,兩組48位輸入可以實現(xiàn)按位操作的邏輯功能。

A和B的數(shù)據(jù)輸入可以選擇直接輸入或者寄存一級、兩級輸入,如下所示

DSP48E1輸入分層視圖

其他的數(shù)據(jù)和控制輸入可是選擇寄存一級輸入,這樣的輸入選擇有助于構(gòu)建多種類型,高流水化的DSP應(yīng)用。

2. DSP48E1使用

(1)DSP原語使用的每個端口及位寬如下所示:

①表示的數(shù)據(jù)通道,運算數(shù)據(jù)的輸入。

②寄存器配置通道,我們可以通過配置這些寄存器,實現(xiàn)不同的功能,比 如加法、減法、乘累加,累減等。

③數(shù)據(jù)輸入寄存器使能通道,在數(shù)據(jù)輸入的時候可以選擇寄存一級或者兩 級(兩級僅限A和B)。

④配置寄存器使能通道。

⑤復(fù)位信號,寄存器的復(fù)位端口。

⑥、⑦和⑧表示的是級聯(lián)通道,其中CIN表示級聯(lián)的輸入,COUT表示級聯(lián) 的輸出。

⑨模式檢測輸出,模式檢測用于檢測P總線是否與指定的模式或者模式的 補碼完全匹配,如果加法器的輸出與設(shè)置的模式匹配,則PATTERNDETECT (PD)將變高,如果與設(shè)置的補碼匹配,則PATTERNBDETECT(PBD)將變高,其 使用邏輯如下

模式檢測邏輯

OVERFLOW和UNDERFLOW是與模式檢測一起使用時的溢出指示標(biāo)志。

(2)DSP的使用主要通過三個寄存器來進行控制和改變相應(yīng)的運算。

?INMODE 控制預(yù)加器,A,B,D寄存器的輸入;(5bit)

?OPMODE 控制X,Y,Z選擇器的輸入;(7bit)

?ALUMODE邏輯控制選擇單元;(4bit)

我們通過構(gòu)建一個乘累加器來介紹DSP的使用以及寄存器的配置。

實現(xiàn)的乘累加完成如下功能,即SUM = SUM + A * B ;SUM也就是DSP中的P輸出。

明確了運算表達式,然后我們需要對三個寄存器進行設(shè)置:

①乘法器的兩個輸入分別為A和B,我們選擇A端口和B的數(shù)據(jù)相乘的時候,只使用A的[24:0]位參與運算,具體介紹可以見Xinlinx文檔ug479(P30),這里我們把數(shù)據(jù)通過第二個寄存器輸出到乘法器,INMODE設(shè)置為5’b00000。
圖片居中使用:

②多路復(fù)用器需要指明參與ALU運算模塊的數(shù)據(jù),根據(jù)運算功能,我們選擇乘法器的輸出和P輸出作為信號的輸入,OPMODE設(shè)置為7’b010_0001。

③在最后的運算中我們選擇加法運算。ALUMODE設(shè)置為4’b0000。即P=Z+X+Y+CIN其中Z=P,X=M,Y=0,CIN=0,M=A*B。所以P=P+A*B。

(3)相應(yīng)的配置設(shè)置好之后,例化DSP48E1的原語,原語的調(diào)用可以見Xinlinx文檔ug768(P120),然后建立Vivado工程,測試如下

通過仿真得到了正確的乘累加結(jié)果

需要注意的是:在計算乘法時,M寄存器必須是打開的,多路復(fù)用器Z的輸入通過P寄存器,因此輸出至少滯后2個時鐘周期,這里通過A2和B2寄存器輸入,故延遲了4個時鐘周期輸出結(jié)果。

3. DSP48E1注意事項

? 使用有符號數(shù)進行數(shù)據(jù)的處理。

? 盡量使用流水進行數(shù)字信號的處理。

?當(dāng)數(shù)字的處理位寬較小時,盡量使用邏輯進行數(shù)據(jù)處理

?級聯(lián)使用DSP的時候請盡量使用專用布線資源。

?合理的去復(fù)用DSP資源。

?在DSP不使用的時候,通過USE_MULT將乘法器關(guān)閉以降低功耗。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    559

    文章

    8208

    瀏覽量

    363756
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5587

    瀏覽量

    128993
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2192

    瀏覽量

    129832
  • 多路復(fù)用器
    +關(guān)注

    關(guān)注

    9

    文章

    990

    瀏覽量

    66614
  • 乘法器
    +關(guān)注

    關(guān)注

    9

    文章

    221

    瀏覽量

    38503
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    如何充分利用這些頻譜資源

    在之前的文章(《如何實現(xiàn)比4G快十倍?毫米波技術(shù)是5G的關(guān)鍵》)我們介紹了如何利用毫米波技術(shù)獲得更多的頻譜資源,接下來的問題是如何充分利用
    發(fā)表于 07-11 07:09

    在XC7K325T FPGA如何充分利用GTX資源?

    嗨,我需要在XC7K325T FPGA充分利用GTX資源。結(jié)果,我必須以這種方式使用一個四邊形,它的兩個頻道應(yīng)該服務(wù)于10Gb / s鏈路和另外兩個--
    發(fā)表于 07-22 13:25

    DSP48E1和BRAM36K / BRAM18K之間水平關(guān)系的信息?

    ,這是新型xilinx產(chǎn)品的基礎(chǔ)架構(gòu),因此DSP-Slices和CLB的寬度可能相等,但我找不到確認的信息。如果有人能夠提供有關(guān)7系列FPGACLB,DSP48E1和BRAM36K
    發(fā)表于 07-25 11:04

    DSP48E1的屬性詳解

    以及相應(yīng)的時鐘啟用輸入和復(fù)位輸入都是保留端口。D和INMODE端口對于DSP48E1片是唯一的。本節(jié)詳細描述DSP48E1片的輸入端口。圖2-6突出顯示了
    發(fā)表于 12-23 16:54

    7系列FPGA DSP48E1片的特點

    和C寄存器,具有獨立的復(fù)位和時鐘啟用?! ?CARRYCASCIN和CARRYCASCOUT內(nèi)部級聯(lián)信號支持兩個DSP48E1的96位累加器/加法器/減法器  ?MULTSIGNIN
    發(fā)表于 01-08 16:46

    如何簡化DSP48E1片操作

    簡化DSP48E1片操作
    發(fā)表于 01-27 07:13

    DSP48E1的屬性詳解

    DSP48E1屬性
    發(fā)表于 01-27 06:21

    7系列FPGA DSP48E1片的特點什么?

    7系列FPGA DSP48E1片的特點什么
    發(fā)表于 03-05 06:26

    Xilinx大神都懂的數(shù)字運算單元—DSP48E1

    充分利用DSP資源,我們需要對DSP48E1有所了解。 1.DSP48E1介紹
    發(fā)表于 06-20 14:29

    System generator DSP48E1 (1):端口說明

    概述 Xilinx的DSP48E1模塊在7系列的fpga芯片中經(jīng)常被用于DSP應(yīng)用當(dāng)中。他能夠有效提高設(shè)計的靈活性和效率,提高產(chǎn)品的性能。 DSP48E1支持許多獨立的功能。包括:乘法
    發(fā)表于 02-08 01:07 ?1156次閱讀
    System generator <b class='flag-5'>DSP48E1</b> (<b class='flag-5'>1</b>):端口說明

    System generator DSP48E1 (2):四路加法器

    概述 利用4個dsp48e1模塊,實現(xiàn)四路加法器,dsp48e1模塊在手冊中表示比較復(fù)雜,找了兩個圖,可以大致看懂他的基本功能。 圖1 dsp48e
    發(fā)表于 02-08 01:10 ?979次閱讀
    System generator <b class='flag-5'>DSP48E1</b> (2):四路加法器

    DSP48E1詳解(3): DSP48E1屬性

    A、B、C、CARRYIN、CARRYINSEL、OPMODE、BCIN、PCIN、ACIN、ALUMODE、CARRYCASCIN、MULTSIGNIN以及相應(yīng)的時鐘啟用輸入和復(fù)位輸入都是保留端口。D和INMODE端口對于DSP48E1片是唯一的。本節(jié)詳細描述
    的頭像 發(fā)表于 07-25 18:00 ?6632次閱讀
    <b class='flag-5'>DSP48E1</b>詳解(3): <b class='flag-5'>DSP48E1</b>屬性

    7系列FPGA DSP48E1的參數(shù)特點概述

    DSP48E1,級聯(lián)各個DSP48E1片可以支持更高級的DSP功能。兩個數(shù)據(jù)路徑(ACOUT和BCOUT)和DSP48E1片輸出(PC
    的頭像 發(fā)表于 06-21 08:55 ?3136次閱讀

    DSP48E1詳解(1):7系列FPGA DSP48E1片的特點

    DSP48E1,級聯(lián)各個DSP48E1片可以支持更高級的DSP功能。兩個數(shù)據(jù)路徑(ACOUT和BCOUT)和DSP48E1片輸出(PC
    發(fā)表于 01-27 07:34 ?10次下載
    <b class='flag-5'>DSP48E1</b>詳解(<b class='flag-5'>1</b>):7系列<b class='flag-5'>FPGA</b> <b class='flag-5'>DSP48E1</b>片的特點

    DSP48E1詳解(3):DSP48E1屬性

    A、B、C、CARRYIN、CARRYINSEL、OPMODE、BCIN、PCIN、ACIN、ALUMODE、CARRYCASCIN、MULTSIGNIN以及相應(yīng)的時鐘啟用輸入和復(fù)位輸入都是保留端口。D和INMODE端口對于DSP48E1片是唯一的。本節(jié)詳細描述
    發(fā)表于 01-27 08:18 ?2次下載
    <b class='flag-5'>DSP48E1</b>詳解(3):<b class='flag-5'>DSP48E1</b>屬性