chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于FPGA時(shí)序八大忠告

454398 ? 來(lái)源:OpenFPGA ? 作者:碎碎思 ? 2020-11-19 16:22 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

忠告一

如果時(shí)序差的不多,在1NS以內(nèi),可以通過(guò)修改綜合,布局布線選項(xiàng)來(lái)搞定,如果差的多,就得動(dòng)代碼。

忠告二

看下時(shí)序報(bào)告,挑一個(gè)時(shí)序最緊的路徑,仔細(xì)看看是什么原因?qū)е拢瓤催壿嫾?jí)數(shù)是多少?是哪種電路有問(wèn)題,乘法器 或者還是RAM接口數(shù)據(jù) 先弄清楚哪兒的問(wèn)題

忠告三

搞時(shí)序優(yōu)化的話 插入寄存器是王道 但也要看具體情況 不一定都得插寄存器,插入寄存器效果不明顯的話,先檢查一下寄存器插入的位置,如果寄存器不是在關(guān)鍵路徑的中間插入而是在某一端的話,確實(shí)不大明顯

忠告四

把關(guān)鍵路徑找出來(lái),看時(shí)序報(bào)告,看是什么原因?qū)е骂l率上不去,如果是組合邏輯復(fù)雜,就優(yōu)化邏輯或者復(fù)制邏輯,如果是DSP延遲大,就選多級(jí)流水的,只要想搞到150,就一定可以。

忠告五

看時(shí)序報(bào)告的時(shí)候,建議同時(shí)對(duì)照電路圖一起看,這樣最直觀

忠告六

對(duì)照代碼,自己把關(guān)鍵路徑涉及部分的電路圖畫出來(lái),然后根據(jù)時(shí)序要求,算一下要插多少寄存器,插哪兒合適

忠告七

32BIT的比較器,進(jìn)位鏈有點(diǎn)長(zhǎng),可以分段比較,分成4個(gè)8BIT的數(shù)據(jù)段去比,或者你分成兩段,先比高16,插寄存器,再比低16,時(shí)序很好,如果想深入些,就自己手寫一個(gè)比較器,不要調(diào)庫(kù)。

忠告八

多BIT的邏輯,時(shí)序上不去,通常都是進(jìn)位鏈太長(zhǎng),通常做法就是打斷進(jìn)位鏈,建議看看計(jì)算方法或者數(shù)字算法之類的書,應(yīng)該會(huì)有幫助

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22208

    瀏覽量

    627008
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5495

    瀏覽量

    127859
  • 比較器
    +關(guān)注

    關(guān)注

    14

    文章

    1871

    瀏覽量

    110901
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素

    本文描述了ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)時(shí)序違例解決方法以及硬件設(shè)計(jì)要點(diǎn)。
    的頭像 發(fā)表于 07-29 10:01 ?4604次閱讀
    ADC和<b class='flag-5'>FPGA</b>之間LVDS接口設(shè)計(jì)需要考慮的因素

    江智原創(chuàng)性老人八大關(guān)鍵時(shí)光點(diǎn)全覆蓋 康養(yǎng)生態(tài)軟件系統(tǒng)

    深圳市江智工業(yè)技術(shù)有限公司從2016年開始專注康養(yǎng)機(jī)器人10年來(lái)的努力,專注老人穿戴,飲食,居住,出行,作息,文旅,健康,內(nèi)心八大關(guān)鍵時(shí)光節(jié)點(diǎn)全覆蓋的全球原創(chuàng)性的康養(yǎng)軟件系統(tǒng)于2025年6月正式發(fā)布
    的頭像 發(fā)表于 06-29 20:54 ?703次閱讀
    江智原創(chuàng)性老人<b class='flag-5'>八大</b>關(guān)鍵時(shí)光點(diǎn)全覆蓋 康養(yǎng)生態(tài)軟件系統(tǒng)

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)
    的頭像 發(fā)表于 04-23 09:50 ?827次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    有沒(méi)有對(duì)appsfpga_io模塊輸入端功能時(shí)序的控制的資料?

    我們的要求,只是按行輸入數(shù)據(jù),全局reset。有沒(méi)有對(duì)appsfpga_io模塊輸入端功能時(shí)序的控制的資料?
    發(fā)表于 02-27 07:02

    阿里國(guó)際站“先過(guò)?!庇?jì)劃助力B2B商家出海

    近日,阿里國(guó)際站正式推出了旨在扶持新商家出海的“先過(guò)?!庇?jì)劃,該計(jì)劃涵蓋了八大舉措,全方位助力商家搶占B2B出海先機(jī),延續(xù)出海紅利。 據(jù)了解,“先過(guò)?!庇?jì)劃從多個(gè)維度出發(fā),包括加大對(duì)新市場(chǎng)的投入
    的頭像 發(fā)表于 02-19 09:21 ?719次閱讀

    碳化硅SiC MOSFET:八大技術(shù)難題全解析!

    詳細(xì)探討SiCMOSFET的八大技術(shù)問(wèn)題,并給出相應(yīng)的解決方案或研究方向。一、SiCMOSFET的柵極氧化層可靠性問(wèn)題問(wèn)題概述:SiCMOSFET的柵極氧化層是其核
    的頭像 發(fā)表于 02-06 11:33 ?2140次閱讀
    碳化硅SiC MOSFET:<b class='flag-5'>八大</b>技術(shù)難題全解析!

    請(qǐng)教ADS1292時(shí)序問(wèn)題

    關(guān)于ADS1292時(shí)序問(wèn)題 大家好,我最近在做個(gè)小東西,用MSP430F5529控制ADS1292,目前在調(diào)試程序。按照芯片手冊(cè)上的時(shí)序圖寫的,并且讀出寄存器的值,但是發(fā)現(xiàn)有時(shí)候能準(zhǔn)確讀出數(shù)值
    發(fā)表于 01-20 09:01

    最新!智慧燈桿八大應(yīng)用場(chǎng)景案例獨(dú)家匯總

    最新!智慧燈桿八大應(yīng)用場(chǎng)景案例獨(dú)家匯總
    的頭像 發(fā)表于 01-14 12:47 ?1037次閱讀
    最新!智慧燈桿<b class='flag-5'>八大</b>應(yīng)用場(chǎng)景案例獨(dú)家匯總

    2025年全球半導(dǎo)體八大趨勢(shì),萬(wàn)年芯蓄勢(shì)待發(fā)

    近日,國(guó)際數(shù)據(jù)公司(IDC)發(fā)布了2025年全球半導(dǎo)體市場(chǎng)的八大趨勢(shì)預(yù)測(cè),顯示出對(duì)半導(dǎo)體市場(chǎng)回暖的信心,為業(yè)界提供了寶貴的市場(chǎng)洞察。在全球范圍內(nèi),特別是在人工智能(AI)和高性能運(yùn)算(HPC)需求
    的頭像 發(fā)表于 12-17 16:53 ?2635次閱讀
    2025年全球半導(dǎo)體<b class='flag-5'>八大</b>趨勢(shì),萬(wàn)年芯蓄勢(shì)待發(fā)

    FPGA驅(qū)動(dòng)AD芯片之實(shí)現(xiàn)與芯片通信

    概述:?利用FPGA實(shí)現(xiàn)AD芯片的時(shí)序,進(jìn)一步實(shí)現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對(duì)時(shí)序圖的實(shí)現(xiàn),掌握時(shí)序圖轉(zhuǎn)換Verilog硬件描述
    的頭像 發(fā)表于 12-17 15:27 ?1352次閱讀
    <b class='flag-5'>FPGA</b>驅(qū)動(dòng)AD芯片之實(shí)現(xiàn)與芯片通信

    盤點(diǎn)圖像傳感器選型八大要點(diǎn)

    ,成為了一個(gè)值得深入探討的話題。本文將為您揭示圖像傳感器選型的八大要點(diǎn),幫助您精準(zhǔn)捕捉世界的奧秘。 一、分辨率:細(xì)節(jié)與清晰度的關(guān)鍵 分辨率是評(píng)估圖像傳感器性能的首要指標(biāo),決定了圖像的細(xì)節(jié)和清晰度。高分辨率傳
    的頭像 發(fā)表于 12-02 01:02 ?1009次閱讀

    ADS8698有上電時(shí)序要求嗎?

    1、關(guān)于ADS8698有上電時(shí)序要求嗎?AVDD和DVDD 以及軟件配置引腳間的順序有時(shí)序要求嗎? 2、觸發(fā)內(nèi)部基準(zhǔn)電壓的條件有哪些?AVDD?還是有別的觸發(fā)源,如果內(nèi)部基準(zhǔn)觸發(fā)不了,會(huì)有什么現(xiàn)象
    發(fā)表于 11-19 06:12

    FPGA驅(qū)動(dòng)ADS7947,時(shí)序與手冊(cè)一樣,采集到的數(shù)據(jù)一直恒定不變,為什么?

    FPGA驅(qū)動(dòng)ADS7947出問(wèn)題 時(shí)序與手冊(cè)一樣 但是采集到的數(shù)據(jù)一直恒定不變 CS也有一個(gè)上拉電阻器
    發(fā)表于 11-13 06:11

    Verilog vhdl fpga

    編程語(yǔ)言,熟悉時(shí)序約束、時(shí)序分析方法; 4.熟悉FPGA開發(fā)環(huán)境及仿真調(diào)試工具。 5.熟悉FPGA外部存儲(chǔ)控制器及數(shù)據(jù)傳輸接口,如E2PROM、FLASH、DDR等。有
    發(fā)表于 11-12 16:40

    2024年10月中國(guó)電視市場(chǎng)出貨量增長(zhǎng),海信、TCL等八大品牌主導(dǎo)市場(chǎng)

    八大傳統(tǒng)主力品牌及其子品牌占據(jù)了主導(dǎo)地位,總出貨量高達(dá)371.5萬(wàn)臺(tái),同比增長(zhǎng)6.0%,增速超越整體市場(chǎng)。
    的頭像 發(fā)表于 11-07 15:47 ?2252次閱讀