chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado Waveform功能使用技巧詳解

電子設(shè)計(jì) ? 來源:CSDN 博主 ? 作者:FPGADesigner的博客 ? 2021-01-03 09:22 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

使用波形配置文件

Vivado Simulator允許用戶自定義波形顯示方式,當(dāng)前的顯示狀態(tài)稱作波形配置。波形配置可以保存為WCFG文件,供以后使用。一個(gè)波形配置對(duì)應(yīng)一個(gè)Wave窗口,沒有保存的波形配置顯示為untitled。打開仿真后,F(xiàn)ile菜單中有與波形配置相關(guān)的指令:

pIYBAF9uJ2eAOJu8AAAe350sa0w911.png

這些控制功能依次是:

  • New Waveform Configuration:創(chuàng)建一個(gè)新的波形配置,Vivado會(huì)打開一個(gè)新波形窗口,但是不包含任何HDL對(duì)象,設(shè)計(jì)者從Scope或Object窗口中人工添加;
  • Open Waveform Configuration:打開配置文件同時(shí)打開一個(gè)波形窗口,會(huì)顯示存儲(chǔ)在WCFG文件中對(duì)象的波形數(shù)據(jù);
  • Saving a Wave Configuration:保存當(dāng)前波形配置到WCFG文件中。

如果關(guān)閉了仿真,下次需要使用是只是想查看上次仿真的結(jié)果,而不是重新運(yùn)行仿真,點(diǎn)擊Flow菜單下的Open Static Simulation,選擇WDB文件即可(在project.sim/sim_1/behav路徑下)。靜態(tài)仿真模式下,Vivado Simulator會(huì)從WDB文件中讀取數(shù)據(jù)并顯示。

運(yùn)行仿真過程中,會(huì)將顯示的HDL對(duì)象的波形活動(dòng)、Sope窗口中的對(duì)象、Objects窗口中的對(duì)象存儲(chǔ)到WDB文件中。但注意,Vivado不能打開2014.3版本之前創(chuàng)建的WDB文件。

窗口對(duì)象(wave object)

向波形配置中添加一個(gè)HDL對(duì)象,其實(shí)并不是直接添加該對(duì)象,Vivado會(huì)創(chuàng)建一個(gè)窗口對(duì)象,該對(duì)象與HDL對(duì)象有聯(lián)系也有區(qū)別。借助此特性,一個(gè)HDL對(duì)象可以創(chuàng)建多個(gè)與其相關(guān)的窗口對(duì)象,且每個(gè)窗口對(duì)象的顯示設(shè)置可以不同。比如一個(gè)用16進(jìn)制顯示,另一個(gè)用10進(jìn)制顯示。

由HDL對(duì)象而來的窗口對(duì)象稱作設(shè)計(jì)窗口對(duì)象,除此之外,還有其它的對(duì)象類型:隔離帶(divider)、群組(group)、虛擬總線(virtual buses)。這些對(duì)象都是為了提高觀察波形的便捷性,前兩者示例如下圖。虛擬總線是將多個(gè)信號(hào)組合為一個(gè)總線顯示。

o4YBAF9uJ2iAReidAACHpYoHFgE233.png

波形窗口中包含Name、Value和波形三部分。

  • Name默認(rèn)顯示為short形式,右鍵菜單中Rename指令可以創(chuàng)建custom名稱,Name指令選擇顯示方式為short、long(顯示對(duì)象所處層次路徑)或custom。
  • Value根據(jù)格式和基數(shù)設(shè)置顯示方式不同,注意波形窗口中的radix和Objects窗口中的radix設(shè)置只作用于各自的窗口。

默認(rèn)Value顯示的基數(shù)為16進(jìn)制,想要改變默認(rèn)設(shè)置,在波形窗口中點(diǎn)擊Settings,選擇一個(gè)Radix:

o4YBAF9uJ2qAZyvsAAAgMCrKUgQ573.png

順便再介紹下其它設(shè)置選項(xiàng)實(shí)現(xiàn)的功能效果:

  • Elide Setting:如果信號(hào)名字太長(zhǎng)無法完整顯示,該選項(xiàng)設(shè)置從哪邊開始省略字符顯示,包括left、middle和right。
  • Draw Waveform Shadow:選中,波形顯示會(huì)帶有陰影效果。
  • Show signal indices:選中,波形對(duì)象的Name左側(cè)會(huì)顯示對(duì)應(yīng)的行數(shù),并且可以拖動(dòng)行數(shù)之間的橫線來改變波形對(duì)象的高度。
  • Show grid lines:選中,波形窗口中會(huì)顯示網(wǎng)格線。
  • Snap to Transition/Floating Ruler:與測(cè)量有關(guān),具體在下文介紹。

在選中對(duì)象的右鍵菜單->Radix中可以設(shè)置單個(gè)信號(hào)的基數(shù)(應(yīng)與該信號(hào)的本質(zhì)相符),常見的基數(shù)已經(jīng)非常熟悉。Radix還可以選擇為Real,設(shè)計(jì)者可以在Real Setting中設(shè)置Value按指定的定點(diǎn)數(shù)或浮點(diǎn)數(shù)格式顯示,提供了極大的便利性。

該功能非常實(shí)用,比如CORDIC IP核在計(jì)算arctan函數(shù)時(shí),輸出數(shù)據(jù)為帶符號(hào)、小數(shù)點(diǎn)從MSB三位后的格式,只需要在這里設(shè)置相應(yīng)格式,就可以直接顯示為-pi~pi的范圍,而不需要人工計(jì)算。

pIYBAF9uJ2uAEj0yAABj6IvgNqc392.png

設(shè)置模擬波形顯示方式

有時(shí)總線數(shù)據(jù)用模擬波形的方式觀察更直觀,但注意信號(hào)的Radix設(shè)置必須符合其本質(zhì),才能顯示正確的波形。比如一個(gè)總線數(shù)據(jù)按帶符號(hào)二進(jìn)制補(bǔ)碼編碼,Radix必須設(shè)置為一種帶符號(hào)格式;如果一個(gè)數(shù)據(jù)為浮點(diǎn)數(shù)格式,必須選擇real并做正確的設(shè)置。

在對(duì)象右鍵->Waveform Style,可選擇模擬(Analog)或數(shù)字(Digital)顯示方式,Anolog Settings中可以設(shè)置模擬波形的顯示方式。注意:模擬顯示僅支持位寬不超過64Bits的總線。

pIYBAF9uJ2yAJ9fKAABh6IsQul0968.png

下面介紹一下各選項(xiàng)的設(shè)置方法和效果:

  • Row Height:規(guī)定選中對(duì)象的顯示高度,單位為像素點(diǎn)數(shù)目,相當(dāng)于收縮或拉伸波形的高度(digital顯示方式高度為20,analog顯示高度默認(rèn)為100)。
  • Y Range:規(guī)定波形區(qū)域的數(shù)值顯示范圍。Auto模式下根據(jù)當(dāng)前的仿真時(shí)間內(nèi)的值自動(dòng)選擇范圍,且會(huì)隨時(shí)間更新;Fixed設(shè)置固定的顯示范圍。
  • Interpolation Style:設(shè)置將數(shù)據(jù)點(diǎn)連成線的插值方式,Liner表示線性插值,Hold表示保持插值,兩個(gè)點(diǎn)之間的數(shù)據(jù)會(huì)保持前一個(gè)點(diǎn)的數(shù)據(jù)值。
  • Off Scale:設(shè)置超出顯示范圍的波形該如何處理,Hide會(huì)隱藏超出范圍的部分,Clip會(huì)超出范圍為的部分限制在最大值/最小值(即削頂),overlap在超出范圍時(shí)仍然會(huì)顯示波形,但是波形會(huì)疊在其它波形對(duì)象上。
  • Horizontal Line:選中會(huì)在指定值處畫一條水平線。

此外,某些總線信號(hào)的有效順序可能與定義的Bit順序相反,可以在右鍵菜單中選擇“Reverse bit order”交換總線Bit順序,如bus[7:0]交換后為bit[0:7],信號(hào)的值和波形也會(huì)跟著改變。

在時(shí)間刻度上右鍵,可以設(shè)置顯示時(shí)間的方式,包括fs、ps、ns、us、ms、s,Auto會(huì)自動(dòng)選擇最適合的單位,Default表示HDL設(shè)計(jì)中規(guī)定的仿真精度。此外還有Samples以離散采樣數(shù)值的方式顯示,User為用戶自定義的時(shí)間單位,但這兩個(gè)設(shè)置對(duì)HDL無效。

觀察波形輔助工具

上文提到窗口對(duì)象中還包括如下三類,來幫助設(shè)計(jì)觀察仿真結(jié)果:

  • Group:一個(gè)Group相當(dāng)于一個(gè)容器,將相關(guān)的波形對(duì)象組合在一個(gè)文件夾中。選中想要添加的對(duì)象,右鍵->New Group即可建立一個(gè)新組。注意選中g(shù)roup后delete會(huì)刪除掉該組和內(nèi)部所有的對(duì)象,如果只是想解散組,使用右鍵菜單中的Ungroup。
  • Divider:divider用來隔離不同的HDL對(duì)象,點(diǎn)擊信號(hào)的右鍵菜單中->New Divider,會(huì)在其下方創(chuàng)建一條隔離帶,delete即可刪除。
  • Virtual Bus:可以將多個(gè)標(biāo)量或向量組合在一起作為虛擬總線顯示,按順序選中要添加的對(duì)象,右鍵->New Virtual Bus。同樣delete會(huì)刪除掉虛擬總線所有對(duì)象,僅刪除虛擬總線應(yīng)使用Ungroup。

除此之外,Vivado還提供了一些其它特性幫助設(shè)計(jì)者分析波形中的數(shù)據(jù):

1.光標(biāo)

在波形上單擊,會(huì)出現(xiàn)黃色的光標(biāo),稱之為主光標(biāo);按住Shift鍵,再在另一個(gè)地方點(diǎn)擊,會(huì)出現(xiàn)第二個(gè)光標(biāo),稱之為輔助光標(biāo)(虛線,會(huì)替換原主光標(biāo)所在位置)。頂部會(huì)顯示每個(gè)光標(biāo)所處的時(shí)間點(diǎn),底部有刻度尺且顯示兩者之間的時(shí)間差(顯示刻度尺需要在設(shè)置中選中Floating Ruler)。單擊波形窗口的任意地方,即可隱藏輔助光標(biāo)。

o4YBAF9uJ22AH5kdAAAe-ftXLTk664.png

如果設(shè)置中選中了Snap to Transition,拖動(dòng)光標(biāo)過程中會(huì)有一個(gè)根據(jù)數(shù)據(jù)轉(zhuǎn)換狀態(tài)變換的圈(不選中該功能始終為空心圈,不會(huì)變化)??招娜Α鸨硎竟鈽?biāo)處在信號(hào)的兩個(gè)過度點(diǎn)之間(過度點(diǎn)即為值發(fā)生改變的點(diǎn));實(shí)心圈●表示光標(biāo)位于過度點(diǎn)處或標(biāo)記(marker)上。如下圖所示:

o4YBAF9uJ26AJfAnAABUgLR-XMw489.png

通過此功能,設(shè)計(jì)者即可準(zhǔn)確地將光標(biāo)置于信號(hào)的邊緣處。波形窗口工具欄中還有Previous Transition和Next Transition兩個(gè)功能,可以改變光標(biāo)位置到選定對(duì)象的前一個(gè)或后一個(gè)過度點(diǎn)。可以同時(shí)選中多個(gè)對(duì)象。

2.標(biāo)記

標(biāo)記(Marker)用來指示波形中設(shè)計(jì)者關(guān)心的重大事件,可以對(duì)與標(biāo)記事件相關(guān)的時(shí)間進(jìn)行測(cè)量。在窗口工具欄中點(diǎn)擊Add Marker(如下圖紅框)添加標(biāo)記,自動(dòng)測(cè)量并顯示標(biāo)記與光標(biāo)之間的時(shí)間差。

pIYBAF9uJ3CAahJ2AAAPANqPA3w166.png

標(biāo)記同樣支持Snap to Transition功能,讓設(shè)計(jì)者可以準(zhǔn)確地標(biāo)記信號(hào)邊緣。在標(biāo)記上右鍵,選中Delete Marke**r或**Delete All Markers即可刪除標(biāo)記。底部也會(huì)顯示時(shí)間刻度尺輔助時(shí)間測(cè)量,0時(shí)刻從輔助光標(biāo)開始,如果沒有輔助光標(biāo)會(huì)從選中的Marker處開始。

3.查找功能

右鍵菜單中Find/Find Value可分別用于查找某一對(duì)象或者選中對(duì)象中的特定值??瞻卓蛑休斎霂Р檎易址?,必須與設(shè)置的Radix相符,否則編輯框會(huì)變?yōu)榧t色提示錯(cuò)誤(如十六進(jìn)制就只能輸入0-F)。

o4YBAF9uJ3GAKqWZAABLLQ4yA8k020.png

句號(hào)的點(diǎn)‘.’相當(dāng)于通配符,如查找“1.2”,便會(huì)找到102、112等等。Match用于設(shè)置匹配模式,Beginning、End(以查找內(nèi)容為開頭或結(jié)尾)或Exact(精確值)。Previous和Next在結(jié)果之間切換,如果沒有找到工具條會(huì)顯示“Value not found”。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 波形
    +關(guān)注

    關(guān)注

    3

    文章

    390

    瀏覽量

    32348
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    835

    瀏覽量

    68794
  • Waveform
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    2054
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado無法選中開發(fā)板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對(duì)開發(fā)板(Evaluation Board)進(jìn)行 FPGA 開發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接選擇開發(fā)板,這樣 Vivado 能夠自動(dòng)配置
    的頭像 發(fā)表于 07-15 10:19 ?436次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    AMD Vivado Design Suite 2025.1現(xiàn)已推出

    AMD Vivado Design Suite 2025.1 現(xiàn)已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項(xiàng)功能,可顯著提升 Versal SSIT 器件的 FMAX 值,并對(duì)所有系列產(chǎn)品在 IP 集
    的頭像 發(fā)表于 06-16 15:16 ?552次閱讀

    泰克TBS1102X示波器FFT功能使用指南

    的頻率成分、諧波分布及噪聲特性。本文將詳細(xì)介紹TBS1102X示波器的FFT功能使用方法,涵蓋參數(shù)設(shè)置、操作步驟、實(shí)戰(zhàn)案例及常見問題解決方案,幫助用戶高效完成頻譜分析任務(wù)。 ? 一、FFT功能概述與基本原理 快速傅里葉變換(FFT)是一種將時(shí)域信號(hào)轉(zhuǎn)
    的頭像 發(fā)表于 05-26 17:10 ?241次閱讀
    泰克TBS1102X示波器FFT<b class='flag-5'>功能使</b>用指南

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?514次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,在綜合后或?qū)崿F(xiàn)后都可以進(jìn)行創(chuàng)建。
    的頭像 發(fā)表于 03-24 09:44 ?3527次閱讀
    一文<b class='flag-5'>詳解</b><b class='flag-5'>Vivado</b>時(shí)序約束

    AMD Vivado Design Suite IDE中的設(shè)計(jì)分析簡(jiǎn)介

    本文檔涵蓋了如何驅(qū)動(dòng) AMD Vivado Design Suite 來分析和改善您的設(shè)計(jì)。
    的頭像 發(fā)表于 02-19 11:22 ?588次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的設(shè)計(jì)分析簡(jiǎn)介

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    AMD Vivado Design Suite 2024.2全新推出

    AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 進(jìn)行設(shè)計(jì)的重大改進(jìn)。此版本為 AMD Versal 自適應(yīng) SoC
    的頭像 發(fā)表于 11-22 13:54 ?1060次閱讀

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點(diǎn)擊 Next: 選擇 Vivado HL System Edition(一般選擇這個(gè)設(shè)計(jì)套件比較完整,它比 Vivado HL Design Edition 多了一個(gè) System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?5382次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個(gè)帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1245次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    使用Vivado通過AXI Quad SPI實(shí)現(xiàn)XIP功能

    本博客提供了基于2023.2 Vivado的參考工程,展示如何使用Microblaze 地執(zhí)行(XIP)程序,并提供一個(gè)簡(jiǎn)單的bootloader。
    的頭像 發(fā)表于 10-29 14:23 ?1707次閱讀
    使用<b class='flag-5'>Vivado</b>通過AXI Quad SPI實(shí)現(xiàn)XIP<b class='flag-5'>功能</b>

    Vivado使用小技巧

    有時(shí)我們對(duì)時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對(duì)應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?1019次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado編輯器亂碼問題

    ,但是在Vivado里面打開用sublime寫的代碼之后,經(jīng)常出現(xiàn)中文亂碼,讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。
    的頭像 發(fā)表于 10-15 17:24 ?2567次閱讀
    <b class='flag-5'>Vivado</b>編輯器亂碼問題

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對(duì)SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?1902次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發(fā)表于 09-18 10:30 ?2461次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)