chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一文詳解Vivado時序約束

FPGA設(shè)計論壇 ? 來源:CSDN技術(shù)社區(qū) ? 2025-03-24 09:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、概覽

e3ef9d9a-0561-11f0-9310-92fbcf53809c.png

二、創(chuàng)建約束

Vivado的時序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計的工程源文件后,需要創(chuàng)建xdc文件設(shè)置時序約束。時序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,在綜合后或?qū)崿F(xiàn)后都可以進行創(chuàng)建。

2.1 Constraints Wizard

Constraints Wizard流程下將會以引導(dǎo)式的方式幫助用戶設(shè)置約束,以綜合后的設(shè)置為例,在Flow Navigator窗口中,進入Synthesis->Open Synthesized->Constraints Wizard

e401298e-0561-11f0-9310-92fbcf53809c.png

點擊Constraints Wizard,彈出彈框提示無約束文件,選擇Define Target

e41f5b0c-0561-11f0-9310-92fbcf53809c.png

選擇Create File創(chuàng)建約束文件

e43047aa-0561-11f0-9310-92fbcf53809c.png

File name設(shè)置約束文件名字,F(xiàn)ile location設(shè)置約束文件保存路徑,默認(rèn)即可

e455e348-0561-11f0-9310-92fbcf53809c.png

勾選Target下的方框后,右下角的OK 高亮,點擊OK。

e45d6dc0-0561-11f0-9310-92fbcf53809c.png

在Source窗口中查看創(chuàng)建的約束文件,包含了timing_set.xdc文件,說明創(chuàng)建成功

e4813c82-0561-11f0-9310-92fbcf53809c.png

2.2 Edit Timing Constraints

Edit Timing Constraints和Constraints Wizard處于相同的標(biāo)題下

e48bd6b0-0561-11f0-9310-92fbcf53809c.png

點擊Edit Timing Constraints,進入設(shè)置界面,左側(cè)中顯示可設(shè)置的約束類型,默認(rèn)是選擇Create Clock,點擊紅框中的“+”號,進入添加界面

e4a51ea4-0561-11f0-9310-92fbcf53809c.png

輸入Clock name,設(shè)置Source object和時鐘周期相關(guān)值,點擊OK,

e4b32e54-0561-11f0-9310-92fbcf53809c.png

點擊保存圖標(biāo)后按ctrl+s,彈出保存框,點擊OK

e4d70324-0561-11f0-9310-92fbcf53809c.png

設(shè)置保存的約束文件名后,點擊OK

e4e1e24e-0561-11f0-9310-92fbcf53809c.png

在All Constraints中將出現(xiàn)剛剛設(shè)置的約束

e4fca1a6-0561-11f0-9310-92fbcf53809c.png

2.3 Constraints目錄下創(chuàng)建

Source窗口下進入Constraints中,鼠標(biāo)點擊右鍵彈出彈窗,進入Add sources中可以創(chuàng)建或添加約束文件

e50cffd8-0561-11f0-9310-92fbcf53809c.png

點擊Next

e52d597c-0561-11f0-9310-92fbcf53809c.png

選擇Create File

e53b62c4-0561-11f0-9310-92fbcf53809c.png

輸入約束文件名,點擊OK保存成功

e56038b0-0561-11f0-9310-92fbcf53809c.png

2.4 Sources窗口“+”創(chuàng)建

在Source窗口下,有一個“+”圖標(biāo),點擊該圖標(biāo)

e56cd700-0561-11f0-9310-92fbcf53809c.png

進入Add Sources窗口,剩余操作和2.3 Constraints目錄下創(chuàng)建相同

e5934052-0561-11f0-9310-92fbcf53809c.png

2.5 菜單欄File中創(chuàng)建

在菜單欄File中的列表中,選擇“Add Sources”

e5ae4938-0561-11f0-9310-92fbcf53809c.png

進入Add Sources界面

e5d5dde0-0561-11f0-9310-92fbcf53809c.png

選擇Create File,后續(xù)的操作和2.3節(jié)相同

e5f47dae-0561-11f0-9310-92fbcf53809c.png

三、設(shè)置約束

3.1 約束類型

vivado支持的約束有5大類,具體見下圖

e603f2f2-0561-11f0-9310-92fbcf53809c.png

在timing constraints中顯示了可設(shè)置的約束,左側(cè)點擊要設(shè)置的約束類型,右側(cè)序號2位置處自動顯示該類約束,此時再點擊3,自動進入創(chuàng)建約束的窗口中。

e631dd7a-0561-11f0-9310-92fbcf53809c.png

進入set system jitter窗口

e63e2706-0561-11f0-9310-92fbcf53809c.png

3.2 約束命令

各種約束的使用格式可參見Language Templates,在Language templates的模板templates中,XDC中Timing Constraints選擇需要設(shè)置的約束,右側(cè)Preview自動顯示約束的格式

e65fe224-0561-11f0-9310-92fbcf53809c.png

原文鏈接:https://blog.csdn.net/zyp626/article/details/132866676

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 命令
    +關(guān)注

    關(guān)注

    5

    文章

    737

    瀏覽量

    22880
  • 時序約束
    +關(guān)注

    關(guān)注

    1

    文章

    118

    瀏覽量

    13684
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    835

    瀏覽量

    68780

原文標(biāo)題:Vivado之時序約束操作大全

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    VIVADO時序約束及STA基礎(chǔ)

    時序約束的目的就是告訴工具當(dāng)前的時序狀態(tài),以讓工具盡量優(yōu)化時序并給出詳細的分析報告。般在行為仿真后、綜合前即創(chuàng)建基本的
    的頭像 發(fā)表于 03-11 14:39 ?1w次閱讀

    FPGA主時鐘約束詳解 Vivado添加時序約束方法

    在FPGA設(shè)計中,時序約束的設(shè)置對于電路性能和可靠性都至關(guān)重要。在上篇的文章中,已經(jīng)詳細介紹了FPGA時序約束的基礎(chǔ)知識。
    發(fā)表于 06-06 18:27 ?1.2w次閱讀
    FPGA主時鐘<b class='flag-5'>約束</b><b class='flag-5'>詳解</b> <b class='flag-5'>Vivado</b>添加<b class='flag-5'>時序</b><b class='flag-5'>約束</b>方法

    時序約束資料包

    好的時序是設(shè)計出來的,不是約束出來的時序就是種關(guān)系,這種關(guān)系的基本概念有哪些?這種關(guān)系需要約束嗎?各自的詳細情況有哪些?
    發(fā)表于 08-01 16:45

    時序約束時序分析 ppt教程

    時序約束時序分析 ppt教程 本章概要:時序約束時序分析基礎(chǔ)常用
    發(fā)表于 05-17 16:08 ?0次下載

    Vivado中的靜態(tài)時序分析工具Timing Report的使用與規(guī)范

    《XDC約束技巧》系列中討論了XDC約束的設(shè)置方法、約束思路和些容易混淆的地方。我們提到過約束是為了設(shè)計服務(wù),寫入
    發(fā)表于 11-17 18:03 ?3.9w次閱讀
    <b class='flag-5'>Vivado</b>中的靜態(tài)<b class='flag-5'>時序</b>分析工具Timing Report的使用與規(guī)范

    時序約束資料包】培訓(xùn)課程Timing VIVADO

    好的時序是設(shè)計出來的,不是約束出來的 時序就是種關(guān)系,這種關(guān)系的基本概念有哪些? 這種關(guān)系需要約束嗎? 各自的詳細情況有哪些?
    發(fā)表于 08-06 15:08 ?661次閱讀

    Vivado進行時序約束的兩種方式

    上面我們講的都是xdc文件的方式進行時序約束Vivado中還提供了兩種圖形界面的方式,幫我們進行時序約束
    的頭像 發(fā)表于 03-08 17:17 ?2w次閱讀
    <b class='flag-5'>Vivado</b>進行<b class='flag-5'>時序</b><b class='flag-5'>約束</b>的兩種方式

    讀懂時序分析與約束

    時序沖突的概率變大以及電路的穩(wěn)定性降低,為此必須進行時序、面積和負載等多方面的約束。
    的頭像 發(fā)表于 06-15 11:24 ?3487次閱讀
    <b class='flag-5'>一</b><b class='flag-5'>文</b>讀懂<b class='flag-5'>時序</b>分析與<b class='flag-5'>約束</b>

    FPGA設(shè)計之時序約束

    篇《FPGA時序約束分享01_約束四大步驟》中,介紹了
    發(fā)表于 03-18 10:29 ?1893次閱讀
    FPGA設(shè)計之<b class='flag-5'>時序</b><b class='flag-5'>約束</b>

    詳解FPGA的時序input delay約束

    本文章探討下FPGA的時序input delay約束,本文章內(nèi)容,來源于配置的明德?lián)P時序約束專題課視頻。
    發(fā)表于 05-11 10:07 ?4599次閱讀
    <b class='flag-5'>詳解</b>FPGA的<b class='flag-5'>時序</b>input delay<b class='flag-5'>約束</b>

    縮短Vivado編譯時間之審視時序約束描述

    在描述時序約束時,個重要的原則是確保約束簡潔高效。簡潔高效意味著約束只針對指定的對象,即約束
    的頭像 發(fā)表于 02-23 09:03 ?1955次閱讀

    如何在Vivado中添加時序約束

    前面幾篇文章已經(jīng)詳細介紹了FPGA時序約束基礎(chǔ)知識以及常用的時序約束命令,相信大家已經(jīng)基本掌握了時序約束
    的頭像 發(fā)表于 06-23 17:44 ?3168次閱讀
    如何在<b class='flag-5'>Vivado</b>中添加<b class='flag-5'>時序</b><b class='flag-5'>約束</b>

    如何在Vivado中添加時序約束呢?

    今天介紹下,如何在Vivado中添加時序約束,Vivado添加約束的方法有3種:xdc文件、
    的頭像 發(fā)表于 06-26 15:21 ?5312次閱讀
    如何在<b class='flag-5'>Vivado</b>中添加<b class='flag-5'>時序</b><b class='flag-5'>約束</b>呢?

    Vivado綜合階段什么約束生效?

    Vivado綜合默認(rèn)是timing driven模式,除了IO管腳等物理約束,建議添加必要的時序約束,有利于綜合邏輯的優(yōu)化,同時綜合后的design里面可以評估
    的頭像 發(fā)表于 07-03 09:03 ?994次閱讀

    FPGA時序約束之設(shè)置時鐘組

    Vivado時序分析工具默認(rèn)會分析設(shè)計中所有時鐘相關(guān)的時序路徑,除非時序約束中設(shè)置了時鐘組或false路徑。使用set_clock_gro
    的頭像 發(fā)表于 04-23 09:50 ?468次閱讀
    FPGA<b class='flag-5'>時序</b><b class='flag-5'>約束</b>之設(shè)置時鐘組