無(wú)論您是選擇將ADC內(nèi)置于MCU還是作為外部組件，無(wú)論何時(shí)選擇ADC，采樣速率都是首要考慮因素，因?yàn)樗鼘Q定您再現(xiàn)測(cè)量信號(hào)的能力。射頻應(yīng)用，模擬傳感器板和其他混合信號(hào)設(shè)備將需要至少一個(gè)具有適當(dāng)選擇的ADC采樣率的ADC。

如果要使用混合信號(hào)板進(jìn)行設(shè)計(jì)，則需要在所需的信號(hào)帶寬，采樣率和ADC的模擬輸入帶寬之間取得平衡。在使用諧波頻率時(shí)，很少考慮最后一點(diǎn)，但是對(duì)于需要檢測(cè)脈沖流，寬泛的諧波頻率范圍或任何其他寬帶寬信號(hào)的情況，這一點(diǎn)非常重要。如果選擇錯(cuò)誤采樣率的ADC，最終將導(dǎo)致混疊產(chǎn)生虛假信號(hào)偽像的情況。

這在模數(shù)轉(zhuǎn)換器（ADC）和用于時(shí)域測(cè)量的示波器中會(huì)產(chǎn)生一些重要的后果。在ADC中，我們通常使用有限帶寬的信號(hào)，因此需要在時(shí)域中對(duì)其進(jìn)行數(shù)字表示。在示波器中，我們可能需要在時(shí)域中再現(xiàn)任何可能的信號(hào)（包括時(shí)鐘或數(shù)字信號(hào)）。所有這些都取決于設(shè)置適當(dāng)?shù)牟蓸勇省?/p>

就像任何其他模擬組件及其信號(hào)一樣，ADC本身也將具有一定的帶寬。就像濾波器或放大器一樣，模擬帶寬（或全功率帶寬FPBW）定義了-3 dB點(diǎn)，超出該點(diǎn)會(huì)有一些滾降。同樣，就像放大器一樣，ADC直到其帶寬截止頻率都不會(huì)具有無(wú)失真的輸出。

由于有限的輸入帶寬，除非您將采樣率設(shè)置得非常低，否則ADC的帶寬通常小于奈奎斯特頻率。除奈奎斯特頻率外，所有頻率分量都將被混疊。下面顯示了兩種不同類型的響應(yīng)，紅色區(qū)域?qū)?yīng)于ADC混疊的頻率范圍。

ADC中的理想，最大平坦度和高斯ADC輸入頻率響應(yīng)曲線

對(duì)于紅色曲線，ADC輸入頻率響應(yīng)恰好在奈奎斯特頻率處被截?cái)唷１M管您可以通過(guò)正確的過(guò)濾器集來(lái)接近，但這種理想的行為無(wú)法物理再現(xiàn)。大多數(shù)ADC的實(shí)際行為對(duì)于經(jīng)常使用示波器的人們是熟悉的。響應(yīng)是高斯或類似高斯的。處理PCB中的寬帶信號(hào)的一個(gè)更好的選擇是選擇一個(gè)帶寬接近藍(lán)色曲線的ADC。在這里，我們有一個(gè)“有效”奈奎斯特頻率，等于Fs / 2.5。

ADC采樣率與輸入帶寬的關(guān)系

如果我們看上圖，在為混合信號(hào)板選擇ADC時(shí)，有兩點(diǎn)要理解：

信號(hào)失真已經(jīng)在混疊頻率之前發(fā)生。這可以從ADC的高斯和最大平坦頻率響應(yīng)中看出。簡(jiǎn)單地增加采樣頻率將不會(huì)出現(xiàn)此問(wèn)題。

使用較低的采樣頻率可以降低成本，但會(huì)增加高頻分量在信號(hào)輸出上產(chǎn)生一些偽像的機(jī)會(huì)。任何在示波器軌跡上看到幻影軌跡，毛刺或人為調(diào)制的人都對(duì)信號(hào)再現(xiàn)中的這些偽像很熟悉。

再現(xiàn)此類信號(hào)需要正確的ADC采樣率

使用ADC采樣率降低PCB噪聲

回到最初的問(wèn)題：最佳采樣率是多少？答案是……取決于！如果您的混合信號(hào)板在模擬信號(hào)上有過(guò)多的寬帶噪聲，則可以使用更高的采樣率來(lái)降低這種噪聲。對(duì)寬帶模擬信號(hào)進(jìn)行采樣時(shí)，一個(gè)好的經(jīng)驗(yàn)法則是將采樣率設(shè)置為信號(hào)基本頻率的2到5倍。

高速采樣后，您可以將輸出通過(guò)抗混疊濾波器。以更高的速率采樣會(huì)將寬帶噪聲功率分布在更高的帶寬上，使輸出通過(guò)抗混疊濾波器將切斷不需要的高頻分量，包括高頻噪聲。

高采樣率下ADC布局中的降噪

選擇具有所需采樣率的ADC之后，您必須考慮自己的布局策略?；旌闲盘?hào)板上ADC的基本布局規(guī)則可能是讓ADC跨接在接地層的數(shù)字和模擬部分，以確保這些不同類型的信號(hào)保持分離。像其他具有數(shù)字輸出的組件一樣，ADC容易受到接地反彈的影響，因此請(qǐng)確保使用旁路電容器來(lái)抑制該噪聲源并提供準(zhǔn)確的信號(hào)再現(xiàn)。將此旁路電容器與ADC的接地層接地，以提供盡可能低的環(huán)路電感。

如果ADC正在接收RF信號(hào)，請(qǐng)考慮使用共面波導(dǎo)配置來(lái)路由輸入線。這將有助于將線路與其他模擬組件隔離開來(lái)，并減少串?dāng)_。要避免將時(shí)鐘信號(hào)與時(shí)鐘走線串?dāng)_，請(qǐng)小心在靠近ADC輸入或輸出走線的地方布線時(shí)鐘信號(hào)。時(shí)鐘和數(shù)字輸出線之間的串?dāng)_在時(shí)鐘線上產(chǎn)生正弦噪聲信號(hào)。然后，它可以作為相位調(diào)制耦合回模擬輸入，從而在高采樣率下產(chǎn)生錯(cuò)誤的信號(hào)再現(xiàn)。布線時(shí)，盡量減少時(shí)鐘線和信號(hào)線之間的寬邊耦合。
編輯：hfy