在我們之前關(guān)于模數(shù)轉(zhuǎn)換器 （ADC） 重要性的文章中，我們重點介紹了工業(yè)物聯(lián)網(wǎng)常用的各種架構(gòu)。特別是，我們研究了哪種架構(gòu)最適合低延遲、低功耗和高精度應(yīng)用，每種選擇都有各種優(yōu)點和缺點。當(dāng)我們查看需要低延遲和低功耗的應(yīng)用時，與閃存、delta-sigma 和流水線等其他架構(gòu)相比，逐次逼近寄存器 （SAR） ADC 提供了最佳的整體解決方案。

對于越來越多需要更快采樣率以滿足機器對機器 （M2M） 連接不斷增長的需求的應(yīng)用，ADC 的選擇略有不同。在最近的一篇文章中，我們討論了這些連接如何隨著物聯(lián)網(wǎng)的發(fā)展而急劇增加，而位于模擬前端 （AFE） 中的 ADC 是這些連接的核心。那么，對于需要快速采樣率的應(yīng)用，需要考慮哪些權(quán)衡以及哪種架構(gòu)優(yōu)于其他架構(gòu)？

再次考慮 SAR ADC。在這種架構(gòu)中，模擬輸入信號被采樣，然后通過一個工作在高于采樣率的頻率的比較器與連續(xù)的參考電壓進(jìn)行比較。

圖 1：SAR ADC 框圖

在一個采樣周期內(nèi)，比較器至少需要做出與轉(zhuǎn)換器分辨率一樣多的決定。更高的分辨率會降低最大采樣率，這取決于比較器做出決定的速度以及 SAR 邏輯的運行速度。在開關(guān)電容實現(xiàn)中，ADC 輸入網(wǎng)絡(luò)等效電路，如圖 2 所示，基本上包括一個采樣電容和一個采樣開關(guān)。

圖 2：SAR ADC 輸入網(wǎng)絡(luò)

采樣和保持 （S&H） 操作嵌入在 DAC 電路中，采樣電容器的大小可滿足噪聲要求。通過這種配置和正確的采樣電容大小，SAR ADC 可以轉(zhuǎn)換非常高頻的信號（數(shù)十 MHz），而不會導(dǎo)致高功耗。

第二種需要考慮的架構(gòu)是 SAR 輔助流水線 ADC，如圖 3 所示。該 ADC IP 可以通過兩個較低分辨率的 SAR ADC 級和一個剩余放大器來實現(xiàn)。第一階段解析數(shù)字輸出字的最高有效位。殘留物被第二階段放大和取樣。由于每個階段都使用較低的分辨率，因此可以實現(xiàn)每個階段的快速轉(zhuǎn)換時間。兩個階段同時工作；在第二階段轉(zhuǎn)換殘留放大信號時，第一階段已經(jīng)在采樣并轉(zhuǎn)換下一個樣本。與單個 SAR 架構(gòu)相比，這種流水線可以顯著提高最大采樣率。

圖 3：SAR 輔助流水線 ADC 框圖

Adesto 的所有 ADC IP 內(nèi)核都提供的另一個考慮因素是參考電壓生成。在 ADC 內(nèi)核附近生成參考電壓很重要，因為它可以防止性能下降。優(yōu)化和高效的參考電壓生成和緩沖對于穩(wěn)健、節(jié)能和高精度的轉(zhuǎn)換器至關(guān)重要。

Adesto擁有經(jīng)過硅驗證的大型 SAR 和流水線輔助 SAR ADC IP 塊產(chǎn)品組合，可用于許可，包含滿足應(yīng)用程序的采樣率、功率和延遲要求所需的所有元素。

審核編輯：郭婷