在小容量、中容量和 大容量產(chǎn)品中，主系統(tǒng)由以下部分構(gòu)成：
● 四個(gè)驅(qū)動(dòng)單元：
─ Cortex-M3內(nèi)核DCode總線(D-bus)，和系統(tǒng)總線(S-bus)
─ 通用DMA1和通用DMA2
● 四個(gè)被動(dòng)單元
─ 內(nèi)部SRAM
─ 內(nèi)部閃存存儲(chǔ)器
─ FSMC
─ AHB到APB的橋(AHB2APBx)，它連接所有的APB設(shè)備
這些都是通過一個(gè)多級(jí)的AHB總線構(gòu)架相互連接的，如下圖所示：

在互聯(lián)型產(chǎn)品中，主系統(tǒng)由以下部分構(gòu)成：
● 五個(gè)驅(qū)動(dòng)單元：
─ Cortex-M3內(nèi)核DCode總線(D-bus)，和系統(tǒng)總線(S-bus)
─ 通用DMA1和通用DMA2
─ 以太網(wǎng)DMA
● 三個(gè)被動(dòng)單元
─ 內(nèi)部SRAM
─ 內(nèi)部閃存存儲(chǔ)器
─ AHB到APB的橋(AHB2APBx)，它連接所有的APB設(shè)備
這些都是通過一個(gè)多級(jí)的AHB總線構(gòu)架相互連接的，如下圖所示：

ICode總線
該總線將Cortex-M3內(nèi)核的指令總線與閃存指令接口相連接。指令預(yù)取在此總線上完成。
DCode總線
該總線將Cortex-M3內(nèi)核的DCode總線與閃存存儲(chǔ)器的數(shù)據(jù)接口相連接，常量加載和調(diào)試訪問。
系統(tǒng)總線
此總線連接Cortex-M3內(nèi)核的系統(tǒng)總線(外設(shè)總線)到總線矩陣，總線矩陣協(xié)調(diào)著內(nèi)核和DMA間的訪問。
DMA總線
此總線將DMA的AHB主控接口與總線矩陣相聯(lián)，總線矩陣協(xié)調(diào)著CPU的DCode和DMA到SRAM、閃存和外設(shè)的訪問。
總線矩陣
總線矩陣協(xié)調(diào)內(nèi)核系統(tǒng)總線和DMA主控總線之間的訪問仲裁，仲裁利用輪換算法。在互聯(lián)型產(chǎn)品中，總線矩陣包含5個(gè)驅(qū)動(dòng)部件(CPU的DCode、系統(tǒng)總線、以太網(wǎng)DMA、 DMA1總線和DMA2總線)和3個(gè)從部件(閃存存儲(chǔ)器接口(FLITF)、 SRAM和AHB2APB橋)。

在其它產(chǎn)品中總線矩陣包含4個(gè)驅(qū)動(dòng)部件(CPU的DCode、系統(tǒng)總線、 DMA1總線和DMA2總線)和4個(gè)被動(dòng)部件(閃存存儲(chǔ)器接口FLITF、 SRAM、 FSMC和AHB2APB橋)。
AHB外設(shè)通過總線矩陣與系統(tǒng)總線相連，允許DMA訪問。
AHB/APB橋(APB)
兩個(gè)AHB/APB橋在AHB和2個(gè)APB總線間提供同步連接。APB1操作速度限于36MHz， APB2操作于全速，最高72MHz。在每一次復(fù)位以后，所有除SRAM和FLITF以外的外設(shè)都被關(guān)閉，在使用一個(gè)外設(shè)之前，必須設(shè)置寄存器RCC_AHBENR來打開該外設(shè)的時(shí)鐘。當(dāng)對(duì)APB寄存器進(jìn)行8位或者16位訪問時(shí)，該訪問會(huì)被自動(dòng)轉(zhuǎn)換成32位的訪問：橋會(huì)自動(dòng)將8位或者32位的數(shù)據(jù)擴(kuò)展以配合32位的向量。