介紹

消費電子行業(yè)在很大程度上受到設(shè)備可靠性因素的影響。仿真和實驗是允許設(shè)計人員確保產(chǎn)品運行質(zhì)量的兩個工具。好的設(shè)計必須預(yù)見完整PCB的要求，并提供執(zhí)行這些功能所需的必要條件。始終采用的良好DFT DFM DFA PCB設(shè)計技術(shù)對于可用于制造的堅固PCB至關(guān)重要。

例如，設(shè)計人員必須預(yù)見功能測試點，并將其合并到PCB設(shè)計中，以方便在測試階段進行實驗。同樣，一個好的設(shè)計必須滿足所有參數(shù)，以確保PCB制造和組裝的簡便性。因此，在原理圖和仿真階段投入精力可以幫助設(shè)計人員減少產(chǎn)品開發(fā)時間，并提高產(chǎn)品可靠性。

測試設(shè)計（DFT）

測試和實驗是PCB產(chǎn)品周期中必不可少的步驟。DFT是用諸如測試點之類的元素補充PCB的操作設(shè)計的過程，以促進電路板的功能測試。新增的測試點可幫助設(shè)計人員在物理制造過程結(jié)束后檢查功能測試。這是為了檢查并確認產(chǎn)品硬件沒有任何會降低產(chǎn)品正常功能的制造缺陷。

制造設(shè)計（DFM）

組件的可用性和制造技術(shù)會因公司和國家/地區(qū)而異。而且，電磁兼容性是設(shè)備必須滿足的重要標(biāo)準(zhǔn)，才能在市場上推出。因此，設(shè)計人員必須確保設(shè)計與可用的制造方法兼容，可用的組件執(zhí)行設(shè)備功能，最終設(shè)計具有所需的尺寸等。因此，DFM是按計劃方式設(shè)計產(chǎn)品以使其易于制造的工程實踐。良好的DFM做法有助于制造過程并減少總體制造成本和時間。

組裝設(shè)計（DFA）

電子行業(yè)依賴于組件組裝的簡易性。通過采購本地和全球零件并按照我們的要求組裝它們來制造設(shè)備。如果設(shè)備的零件較少，則將花費較少的時間來組裝，并且如果設(shè)備中的模塊是采用DFA實現(xiàn)的，則組裝會變得更加容易。因此，DFA是設(shè)計設(shè)備或PCB的過程，同時考慮到易于組裝是關(guān)鍵標(biāo)準(zhǔn)之一。DFA的成本效益很高。

DFT規(guī)定

DFT期間要考慮的關(guān)鍵參數(shù)是可控性和可觀察性?？煽刂菩允菍⒛承╇娐饭?jié)點/輸入預(yù)設(shè)/重置為特定狀態(tài)或邏輯值的能力。可觀察性是觀察內(nèi)部節(jié)點或輸出的狀態(tài)或邏輯值的能力。這使設(shè)計人員可以將設(shè)計置于已知的初始狀態(tài)，然后控制和觀察內(nèi)部信號值。這有助于確定設(shè)備的功能可靠性?？梢赃M行測試以驗證功能缺陷或制造缺陷。下面給出了PCB設(shè)計中發(fā)生的重要功能和制造缺陷。

功能故障

功能缺陷是錯誤和失敗。錯誤是由于系統(tǒng)性能不佳而產(chǎn)生的錯誤或不希望的輸出。故障是設(shè)備功能的組合或錯誤重復(fù)出現(xiàn)的缺陷?？梢约m正錯誤，但失敗是嚴(yán)重的威脅，它表明需要改進設(shè)計。診斷故障的過程稱為故障模式分析（FMA）。在功能測試期間，還將驗證走線電流，引腳電壓，電源電平，開關(guān)和時序信號以及板溫。

制造缺陷

制造缺陷是由于多余的金屬沉積，摻雜不當(dāng)，焊接中的污染以及介電問題造成的。

有兩種技術(shù)可以實現(xiàn)DFT。它們是臨時技術(shù)和結(jié)構(gòu)技術(shù)

臨時技術(shù)

正如DFT所暗示的那樣，必須先執(zhí)行特定的設(shè)計計劃，然后才能在產(chǎn)品開發(fā)的制造階段將其應(yīng)用。臨時測試是一種臨時技術(shù)。在這種策略下，無需對原始設(shè)計進行太多更改即可增強設(shè)計可測試性。也就是說，代替嵌入專用測試點，應(yīng)使用臨時測試點對設(shè)備進行功能測試。

結(jié)構(gòu)技術(shù)

這是測試的永久解決方案。設(shè)備中提供了專用的測試點。結(jié)構(gòu)技術(shù)比臨時技術(shù)要貴，但是調(diào)試很容易，如果有任何缺陷，則遵循此技術(shù)更容易調(diào)試。使用結(jié)構(gòu)技術(shù)來針對制造缺陷。

ICT測試

ICT是在線測試的縮寫。通常，釘床測試裝置用于ICT測試。使用這種方法，必須進行諸如電阻，電容等參數(shù)的測量，并可以對放大器和振蕩器等模擬元件進行功能驗證。ICT測試中可以捕獲短路，開路或組件錯誤等典型問題。典型的ICT套件包含一個在線測試儀，一個夾具和一個測量軟件。

飛針測試是ICT測試的一種，既簡單又有效。探針可以在電路板上移動，并根據(jù)需要與PCB的任何特定部分接觸。飛針不需要固定裝置，因此具有成本效益。此方法的另一個優(yōu)點是，對PCB進行工程更改可能不需要更改測試點，而僅需要更改軟件編程即可。

DFM規(guī)定

DFM確保更快地制造PCB器件。DFM減少了產(chǎn)品周期時間和生產(chǎn)成本。下面給出了DFM良好做法應(yīng)遵循的重要檢查。

電路板組件選擇

電路板的尺寸，形狀和組件放置在制造過程中起著重要作用。與定制組件相比，標(biāo)準(zhǔn)組件更可靠且成本更低。它們增加了產(chǎn)品的整體價值。使用標(biāo)準(zhǔn)組件還有助于物流，因為如果出現(xiàn)錯誤或缺陷，替換標(biāo)準(zhǔn)組件比查找定制組件要容易得多。此外，它們還具有顯著的公差和可焊性。

電路板的布局，形狀和尺寸在設(shè)計時也很重要。應(yīng)考慮客戶給出的特定形狀和尺寸要求。在DFM期間，應(yīng)考慮連接器的特定位置，根據(jù)功率，頻率和路由要求將電路分組在一起。

制造

減少PCB中零件的數(shù)量是降低制造成本并簡化制造過程的最佳實踐。更少的組件數(shù)量意味著更少的層。基于總板面積，電源布線，信號完整性，隔離要求以及高速信號數(shù)量等要求標(biāo)準(zhǔn)，應(yīng)確定PCB所需的層數(shù)。

設(shè)計可多次使用的組件可最大程度地降低成本。例如，設(shè)計良好的接地平面可以用作結(jié)構(gòu)組件，EMI阻擋器和信號完整性設(shè)備。這樣的設(shè)計可以減少制造期間的時間和金錢。設(shè)計人員還應(yīng)該檢查DFM的最小走線寬度，走線到走線距離以及正確的通孔間隙等。

合規(guī)設(shè)計

電磁兼容性（EMC）和電源使用兼容性是決定產(chǎn)品可靠性的兩個重要因素。在設(shè)計的初始階段規(guī)劃這些合規(guī)性參數(shù)可以提高制造設(shè)備的質(zhì)量。此外，制造結(jié)束后，在組裝過程中可能會由于PCB尺寸或組件定位精度的變化而發(fā)生錯誤。應(yīng)考慮尺寸和形狀的適應(yīng)性。

處理方式

處理是指定位，定向和固定零件或組件的手動或機械過程。不對稱的設(shè)計會損壞PCB。這可能會導(dǎo)致故障?？梢员苊馐褂萌嵝粤慵垣@得更好的性能。建議使用安全緊湊的包裝，以確保PCB設(shè)備持久耐用。

結(jié)論

在PCB的生產(chǎn)周期中，產(chǎn)品的70％的制造成本是在周期的設(shè)計階段即初始階段確定的。因此，實踐DFM可確保以較低的成本加快上市時間。DFT確保產(chǎn)品的功能可靠性。因此，通過遵循DFT和DFM的良好做法，可以設(shè)計出可靠且具有相同成本效益的PCB。