并行加法的高效實現(xiàn)
這里并行加法是指多個加法操作同時執(zhí)行，這意味著需要消耗多個加法器。這里我們以4個12-bit數(shù)相加（加數(shù)和被加數(shù)均為12-bit，故和為13-bit，從而避免了溢出問題）。相應(yīng)的電路圖如下圖所示。圖中的RTL_ADD即為加法器，同時此電路對輸入和輸出數(shù)據(jù)均添加了流水寄存器。
此電路對應(yīng)的RTL代碼如下圖所示，這里我們使用了SystemVerilog來描述。輸入a和b均為4個12-bit數(shù)據(jù)構(gòu)成的數(shù)組。輸出p也是4個12-bit構(gòu)成的數(shù)組。代碼第17行至第23行是核心部分，包括了對輸入、輸出添加流水寄存器和加法操作。
責(zé)任編輯：lq
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
電路圖
+關(guān)注
關(guān)注
10414文章
10738瀏覽量
543059 -
加法器
+關(guān)注
關(guān)注
6文章
183瀏覽量
30760 -
數(shù)組
+關(guān)注
關(guān)注
1文章
420瀏覽量
26539
原文標(biāo)題：并行加法的高效實現(xiàn)
文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術(shù)驛站】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
多節(jié)點并行處理架構(gòu)
多節(jié)點并行處理架構(gòu)（如MPP架構(gòu)）通過分布式計算和存儲實現(xiàn)高性能數(shù)據(jù)處理，其核心設(shè)計及典型應(yīng)用如下： 一、核心架構(gòu)特征 非共享架構(gòu)（Share Nothing）? 每個節(jié)點擁有獨立的計算資源（CPU
xgboost的并行計算原理
在大數(shù)據(jù)時代，機器學(xué)習(xí)算法需要處理的數(shù)據(jù)量日益增長。為了提高數(shù)據(jù)處理的效率，許多算法都開始支持并行計算。XGBoost作為一種高效的梯度提升樹算法，其并行計算能力是其受歡迎的原因
AN55-實現(xiàn)92%高效LCD照明的技術(shù)
電子發(fā)燒友網(wǎng)站提供《AN55-實現(xiàn)92%高效LCD照明的技術(shù).pdf》資料免費下載
發(fā)表于 01-09 13:52
?0次下載
請問ADC3441可以實現(xiàn)并行傳輸嗎？
在ADC3441數(shù)據(jù)手冊中找到了輸出是串行輸出接口，但是他的內(nèi)部是四個ADC芯片各自獨立的輸出口，所以這個芯片是不是可以并行采集四路數(shù)據(jù)
發(fā)表于 11-15 07:14
高速并行總線的工作原理是什么 高速并行總線有哪些
多個數(shù)據(jù)通道的同時傳輸。與串行總線相比，并行總線在同一時間內(nèi)能夠傳輸多個數(shù)據(jù)位，從而提高了數(shù)據(jù)傳輸?shù)乃俾?。這種并行傳輸方式通常通過一組數(shù)據(jù)線來實現(xiàn)，每條線傳輸數(shù)據(jù)的一個位（bit）。為了確保數(shù)據(jù)的同步和完整性，
并行式A/D轉(zhuǎn)換器的結(jié)構(gòu)和工作模式
并行式A/D轉(zhuǎn)換器（也稱為并行比較型A/D轉(zhuǎn)換器或閃速A/D轉(zhuǎn)換器）是一種高速模數(shù)轉(zhuǎn)換器，其特點在于能夠同時處理多個比較操作，從而實現(xiàn)快速的模數(shù)轉(zhuǎn)換。
想用一個同相加法器實現(xiàn)-1.4v到0變?yōu)?到2.5v左右的輸出，請問用什么運放比較好？
我想用一個同相加法器實現(xiàn)-1.4v到0變?yōu)?到2.5v左右的輸出，請問用什么運放比較好。呵呵，后面接跟隨器再接ADC
發(fā)表于 09-25 06:48
GaN如何實現(xiàn)更高效、更緊湊的電源
電子發(fā)燒友網(wǎng)站提供《GaN如何實現(xiàn)更高效、更緊湊的電源.pdf》資料免費下載
發(fā)表于 09-12 10:00
?0次下載
實現(xiàn)兩個單一頻率正弦波相加的加法器的芯片選取有什么特殊要求嗎？opa2320可以嗎？
實現(xiàn)兩個單一頻率正弦波相加的加法器的芯片選取有什么特殊要求嗎？opa2320可以嗎？
發(fā)表于 09-11 08:30
加法運放電路實驗報告數(shù)據(jù)分析
加法運放電路實驗報告的數(shù)據(jù)分析主要包括對實驗結(jié)果的觀察、與理論值的對比以及誤差原因的分析。以下是一個基于常見加法運放電路實驗的數(shù)據(jù)分析示例： 一、實驗?zāi)康呐c原理 實驗?zāi)康?：了解加法器的模擬實
加法運放電路輸出電壓是多少
加法運放電路（也稱為求和放大器）是一種使用運算放大器（Op-Amp）來將多個輸入信號相加并放大的電路。在理想情況下，運算放大器具有無限大的開環(huán)增益、無限大的輸入阻抗和零輸出阻抗。這使得運算放大器在
加法器是時序邏輯電路嗎
加法器不是時序邏輯電路 ，而是組合邏輯電路的一種。時序邏輯電路和組合邏輯電路的主要區(qū)別在于它們?nèi)绾翁幚磔敵鲂盘枴?組合邏輯電路的輸出僅依賴于當(dāng)前的輸入信號，而不依賴于電路之前的狀態(tài)或輸入歷史。這
在多FPGA集群上實現(xiàn)高級并行編程
今天我們看的這篇論文介紹了在多FPGA集群上實現(xiàn)高級并行編程的研究，其主要目標(biāo)是為非FPGA專家提供一個成熟且易于使用的環(huán)境，以便在多個并行運行的設(shè)備上擴展高性能計算(HPC)應(yīng)用。
工商網(wǎng)監(jiān)
評論