AI、科學(xué)計算、海量內(nèi)存處理……這些硬核工作負載正在不斷挑戰(zhàn)系統(tǒng)極限。而 FPGA 異軍突起，成為了實現(xiàn)高效數(shù)據(jù)傳輸?shù)摹瓣P(guān)鍵推手”。想知道怎么在不改變整體架構(gòu)的前提下，讓帶寬和能效實現(xiàn)“雙飛躍”？答案就藏在壓縮 IP與基于 CXL（Compute Express Link）的解決方案里。

現(xiàn)在的計算領(lǐng)域，正卡在一個關(guān)鍵發(fā)展瓶頸期—— AI 模型參數(shù)量突破萬億、內(nèi)嵌式數(shù)據(jù)庫沖到海量級別、科學(xué)計算更是不斷逼近帶寬與內(nèi)存的極限。

數(shù)據(jù)傳輸效率“再提速”變得愈發(fā)迫切，但傳統(tǒng)的擴展帶寬和容量的方法，要么是砸大錢搞基礎(chǔ)設(shè)施建設(shè)，要么是能耗高的嚇人，根本無法滿足發(fā)展需求。

而數(shù)據(jù)壓縮技術(shù)，恰好為這一挑戰(zhàn)提供了“省錢又好用”的破局思路。無需對系統(tǒng)架構(gòu)進行根本性重構(gòu)，單靠減少互連鏈路中傳輸?shù)臄?shù)據(jù)量，就能夠同時實現(xiàn)帶寬擴展、內(nèi)存效率提升與系統(tǒng)功耗降低三重突破。

開放計算項目 (OCP) 近期已認可了這一趨勢，明確數(shù)據(jù)壓縮是支持現(xiàn)代負載的重要賦能技術(shù)。像 ZeroPoint Technologies（Altera 合作伙伴）的先進壓縮 IP，搭配 Altera 的 CXL Type 3 IP 及 FPGA ，直接能將帶寬提升高達 2 至 3 倍，無疑為行業(yè)提供了一條應(yīng)對日益增長需求的可靠途徑。

現(xiàn)有工作負載中的數(shù)據(jù)瓶頸

AI 與大語言模型

大語言模型規(guī)模正在呈爆發(fā)式增長——參數(shù)量在短短數(shù)年內(nèi)就從數(shù)百萬激增至數(shù)十億，如今已突破萬億級別。從根本上說，這些模型的訓(xùn)練與推理都受制于內(nèi)存帶寬與容量。若不采用壓縮技術(shù)，這些模型就需要進行更大體量的數(shù)據(jù)傳輸，而這會導(dǎo)致時延增加、能耗上升及成本提高。

內(nèi)嵌式數(shù)據(jù)庫

從數(shù)據(jù)分析流水線到交易處理，數(shù)據(jù)庫正越來越多地以嵌入方式與應(yīng)用一同運行。這些內(nèi)嵌式數(shù)據(jù)庫需要對海量數(shù)據(jù)集實現(xiàn)高吞吐量與低時延訪問。若不采用壓縮技術(shù)，系統(tǒng)將被迫過度配置帶寬與內(nèi)存資源，顯著提升 TCO。

科學(xué)計算

從氣候建模到基因組分析，科學(xué)計算工作負載需要實現(xiàn)海量并行數(shù)據(jù)傳輸。若不采用壓縮技術(shù)，科學(xué)計算中心就需不斷提升原始互連帶寬，這從百萬兆級計算級別的能耗與成本方面來看，實在是難以維系。

CXL 擴展（Type 3 類型 CXL 設(shè)備）

如今，CXL 已成為內(nèi)存池化和內(nèi)存擴展的行業(yè)標準協(xié)議。然而，隨著更多系統(tǒng)將 CXL 協(xié)議用于內(nèi)存解耦，跨 CXL 鏈路傳輸?shù)臄?shù)據(jù)量激增，可能會導(dǎo)致互連帶寬不堪重負。若不采用壓縮技術(shù)，CXL 擴展的優(yōu)勢就將觸到難以突破的天花板。

CXL 加速（Type 2 類型 CXL 設(shè)備）

除了內(nèi)存擴展，CXL 還能讓加速器與 CPU 無縫共享內(nèi)存。但在加速器密集的環(huán)境中，數(shù)據(jù)傳輸量會急劇飆升。缺乏壓縮機制會導(dǎo)致加速器擴展效率低下、能耗激增，且成本高昂。

OCP 將壓縮技術(shù)納入規(guī)范

開放計算項目 (OCP) 組織近期將壓縮技術(shù)寫入其相關(guān)規(guī)范，凸顯了該項技術(shù)的重要性。這是一個具有里程碑意義的轉(zhuǎn)變：壓縮技術(shù)不再被視為可有可無，而是作為下一代計算基礎(chǔ)設(shè)施中一項受支持的功能被納入其中。

“在 OCP 社區(qū)內(nèi)，我們的 ‘可組合內(nèi)存系統(tǒng)項目’ 正依托 CXL 與多種壓縮技術(shù)，推動具備互操作性與可擴展性的內(nèi)存架構(gòu)的開發(fā)。這種架構(gòu)將以更出色的效率和靈活性為 AI 工作負載賦能。通過在異構(gòu)系統(tǒng)之間實現(xiàn)解耦后內(nèi)存資源的池化與動態(tài)分配，我們將直接為 OCP 的 ‘AI 開放系統(tǒng)’ 戰(zhàn)略計劃提供支持，推動建立能夠加速 AI 基礎(chǔ)設(shè)施創(chuàng)新與普及的開放規(guī)范與標準。”

——James Kelly

OCP 基金會市場情報與創(chuàng)新副總裁

“能夠采用 Altera 的 CXL Type 3 IP 令人倍感振奮，這不僅是由于其性能表現(xiàn)突出，還因為它有著出色的靈活性。與其他 FPGA 提供商不同，Altera 的 CXL 解決方案提供了我們所需的低時延、高帶寬架構(gòu)，能夠充分釋放壓縮 IP 的潛力。通過強強聯(lián)手，我們?nèi)〉昧藢⒂行捥嵘哌_ 2 至 3 倍的顯著收益，同時還無需改變底層硬件架構(gòu)，這對需要擴展 AI、科學(xué)計算和數(shù)據(jù)庫工作負載的客戶而言具有革命性的意義。”

——Klas Moreau

ZeroPoint Technologies 首席執(zhí)行官

ZeroPoint 壓縮 IP + Altera CXL Type 3 IP 和基于 FPGA 的開發(fā)板

ZeroPoint 壓縮技術(shù)

ZeroPoint 提供了一種強大、低時延且支持硬件高效運行的壓縮引擎。它專為內(nèi)存和互連應(yīng)用而設(shè)計。與通用壓縮算法不同，ZeroPoint 的 IP 已針對線速下的內(nèi)嵌式運行進行了優(yōu)化，確保數(shù)據(jù)實現(xiàn)無縫壓縮和解壓縮，同時不會帶來額外開銷。

在 AI、科學(xué)計算及數(shù)據(jù)庫工作負載中實現(xiàn)高壓縮比；

具有超低時延，可有效避免內(nèi)存路徑方面的瓶頸；

通過減少數(shù)據(jù)傳輸需求，節(jié)省能源；

具備出色的可擴展性，這在多個 CXL 與內(nèi)存擴展用例中得到證明。

Altera 的 CXL Type 3 IP

Altera 的 CXL Type 3 IP 為內(nèi)存擴展與內(nèi)存池化奠定了技術(shù)基礎(chǔ)。該方案支持計算節(jié)點高效、安全地訪問解耦的內(nèi)存資源。通過集成 ZeroPoint 的壓縮 IP，Altera 的解決方案更上一層樓，使 CXL 鏈路能夠傳輸更多有效帶寬、緩解擁塞狀況，并在不增加物理資源的前提下擴展系統(tǒng)容量。當前，Altera 及合作伙伴可提供多款支持 CXL 且基于 FPGA 的開發(fā)板。

攜手同行，滿足市場需求

ZeroPoint 的壓縮 IP 與 Altera 的 CXL Type 3 技術(shù)結(jié)合后，既能滿足 OCP 驅(qū)動的規(guī)范要求，又能解決從 AI 到數(shù)據(jù)庫等數(shù)據(jù)密集型應(yīng)用面臨的核心難題：如何高效傳輸海量數(shù)據(jù)，并為客戶帶來以下顯著優(yōu)勢：

不增加通道即可提升帶寬：壓縮技術(shù)可使 CXL 吞吐量倍增；

提升性能，降低成本：以極少的新增投資釋放現(xiàn)有基礎(chǔ)設(shè)施尚未被利用的性能潛力；

面向未來的合規(guī)性：符合 OCP 規(guī)范的設(shè)計確保其長期可用。

二者的結(jié)合不僅實現(xiàn)了技術(shù)升級，還提供了一種可直接投放市場的解決方案，滿足當前和未來不斷涌現(xiàn)的需求。

計算的未來取決于更經(jīng)濟高效的數(shù)據(jù)傳輸與管理方式。壓縮技術(shù)與 CXL 相結(jié)合正是這樣的方式——攜手 ZeroPoint 與 Altera，未來已然在眼前。