作者：MOHAMMED TAWFIK ABDELHAFEZ

曾幾何時，您學習了電路理論，并學到了許多分析電路的技術(shù)。兩個著名且類似的技術(shù)是節(jié)點電壓分析和網(wǎng)格分析。在節(jié)點電壓分析中，首先選擇一個成為參考節(jié)點的節(jié)點。假定該節(jié)點具有絕對零電勢，我們通常將其稱為“接地”節(jié)點。

只要您不關(guān)心電路與其他對象之間的電壓關(guān)系，就不會發(fā)現(xiàn)此假設(shè)有害。許多子電路之間共有的節(jié)點通常是數(shù)學上簡化電路分析的一個很好的選擇。

當我們學習電子電路專業(yè)課程時，通常會忘記許多電路分析技術(shù)，例如疊加，戴維南等效項，諾頓等效項和網(wǎng)格分析。我們主要關(guān)注一種技術(shù)，即節(jié)點電壓分析（圖1）。

圖1節(jié)點電壓分析通常簡化了電子電路的分析。左側(cè)是節(jié)點電壓分析的示例，右側(cè)是同一電路的網(wǎng)格分析。

經(jīng)過多年作為學生和工程師的專注之后，您可能會忘記電路理論中的一些基本概念。這是致命的錯誤觀念滲入我們的思想的時候。

常見誤解
地面節(jié)點通常被認為是所有電荷的物理墓地，但事實并非如此。地面節(jié)點僅僅是我們個人選擇的節(jié)點。除了通常與許多子電路通用外，它沒有什么其他的特殊之處。成為公共節(jié)點不會增加特殊的物理屬性。接地節(jié)點上唯一存儲的電荷是電容器的負極板電荷，電容器的一個端子接地。所有其他電荷在電路中循環(huán)，并且永不停止（圖2）。請記住，所有電流都在一個回路中流動，電荷返回其源極。

圖2電流電荷循環(huán)循環(huán)。接地節(jié)點上唯一存儲的電荷（–Q）是屬于接地電容器的電荷。

地面節(jié)點是避開噪音的避風港。但是，大多數(shù)不同的噪聲電流都通過接地節(jié)點（圖3）。然而，僅對于設(shè)計良好的接地軌而言，軌的阻抗可忽略不計，從而使整個軌上的噪聲電勢差幾乎為零。

圖3不同的信號電流和不同的噪聲電流通過接地節(jié)點。至少在直流電路分析中，接地軌的低阻抗是保證軌中任何兩個物理點之間的電勢差可以忽略的唯一保證。

人們普遍認為，將兩個相互影響的域的接地墊分開可以保護安靜的域免受嘈雜的域的影響。這可能是RF工程師可能在不知情的情況下犯下的最嚴重的罪行之一。接地焊盤的分離在許多情況下可能會導(dǎo)致從噪聲域輸出到安靜域輸入的嚴重噪聲耦合。您可能會發(fā)現(xiàn)這種反常理，但是當使用鍵合線繪制完整的電路（直至PCB層）時，這一點變得很清楚，如圖4所示。當所有MOS體連接器都連接到專用接地焊盤時，也會發(fā)生類似的動作。

圖4當接地焊盤如左圖所示分開時，從一個域傳輸?shù)搅硪粋€域的信號可能會變得非常嘈雜。分析步驟以紫色圓圈標記。另一方面，如右圖所示，合并域后，信號將安全傳輸。但是，如果靜音塊的PSRR較差，則可能會受到影響。

在具有功耗意識的數(shù)字設(shè)計中，浮動輸出不僅與斷開接地路徑相關(guān)，而且還與斷開電源路徑相關(guān)聯(lián)（圖5）。物理設(shè)計偏好通常傾向于切換接地路徑。這是因為在相同的導(dǎo)通電阻下，將使用面積小于PMOS器件的NMOS器件。

圖5當電源或接地關(guān)閉時，不可避免的情況會導(dǎo)致輸出電壓不確定。不確定的輸出電壓取決于存儲在負載電容器上的最后一個工作輸出狀態(tài)，電源與地的截止電阻之間的比率以及不同結(jié)的泄漏電流。

接地軌和電源軌似乎與時序收斂無關(guān)。定時關(guān)閉與不同的信元延遲和不同的信號沿有關(guān)。當接地軌具有相對較高的阻抗時，在電源軌和接地軌之間會產(chǎn)生相當大的IR降，這會降低有效電源電壓，從而增加CMOS單元的延遲。此外，即使電源線上的平均IR降微不足道，開關(guān)噪聲電流也會在接地電源線上產(chǎn)生明顯的瞬態(tài)噪聲電壓。因此，如圖6所示，到達距信號源較遠的門的信號沿可以有效地“移動”時間[1]。時移取決于瞬態(tài)噪聲的大小和極性。對于高上升/下降時間信號，這種影響變得更加明顯。

圖6按照紫色圓圈中的索引分析步驟，瞬態(tài)電源/接地電流曲線在接地點會產(chǎn)生相似的電壓曲線，這會影響信號沿的有效到達時間。大量增加本地去耦電容器以吸收交流電流曲線并降低電源/接地軌的阻抗可以緩解該問題。

分開還是不分開？
這是一個棘手的問題。需要詳細說明的一個重要項目是接地墊的分離。上一節(jié)可能給人的印象是，接地焊盤分離是一種不良的設(shè)計實踐，盡管在許多芯片中這可能是常見的實踐。通常，設(shè)計具有低電阻和低電感的單個統(tǒng)一接地連接要好于設(shè)計多個接地軌，而這些接地軌具有相互影響的相互作用域之間復(fù)雜的返回電流路徑以及載有高頻電流的大面積環(huán)路的磁耦合的麻煩。

但是，在特殊情況下，您不能避免接地墊分離。例如，假設(shè)您有一個晶體振蕩器和一個嘈雜的數(shù)字模塊，它們都共享一個接地焊盤，如圖7所示。數(shù)字模塊從電源汲取噪聲電流，該噪聲電流通過接地軌和接合線返回。因此，接地鍵合線上存在明顯的電壓毛刺。由于該鍵合線與晶體振蕩器的接地點共用，因此噪聲電壓毛刺將有效地添加到晶體振蕩器內(nèi)部節(jié)點處的晶體純正弦電壓。

圖7按照紫色圓圈中的索引進行的分析步驟，帶噪塊會間接在接地線兩端生成噪聲電壓。由于晶體實際上是一個非常尖銳的帶通濾波器，因此在振蕩期間，其每個端子上都存在純正弦電壓。但是，晶體振蕩器的內(nèi)部節(jié)點會感測到接地線兩端的純電壓和噪聲電壓的疊加。

在需要分離的情況下，請執(zhí)行以下操作：

盡可能在噪聲塊周圍放置多個去耦電容器（圖8）。這減少了有噪聲的電源電流在硅外部的傳遞，從而最小化了在塊狀導(dǎo)軌及其輸出上產(chǎn)生的噪聲電壓。

最小化噪聲塊與其他塊之間的電氣交互作用，或僅使傳遞的電流最小化。為此，請在噪聲域中使用具有較高輸出阻抗的驅(qū)動器，而在安靜域中使用具有高輸入阻抗緩沖器的驅(qū)動器。

圖8噪聲塊處的去耦電容器吸收了流經(jīng)電源和地的大部分AC電流曲線。從噪聲域到敏感域的傳輸電流最小化，可確保噪聲的傳輸最小化。

接地節(jié)點僅僅是定義的節(jié)點，僅有助于電路分析。所有電流均以環(huán)路傳播，并且不會在接地節(jié)點處停止。

要預(yù)見并解決與地面相關(guān)的問題，只需簡單地描繪出具有所有物理連接的完整電路，而無需定義接地節(jié)點?？梢暬煌碾娏骰芈泛凸猜窂?。

在做出統(tǒng)一或分離不同區(qū)域的接地墊的設(shè)計決定之前，請仔細研究預(yù)期的增益和潛在影響。

這是一個練習。圖9的左側(cè)顯示了一個具有有限漏極阻抗的簡單NMOS電流源。電源電壓源看到的低頻交流阻抗是多少？

圖9接地節(jié)點的定義是否會影響輸入阻抗值？

答案很簡單?，F(xiàn)在，讓我們在電路上保持物理上相同，但是選擇NMOS漏極作為接地節(jié)點，而不是NMOS源極，如圖9的右側(cè)所示。阻抗會保持不變嗎？永遠不要讓地面躲避您。

參考

Maxim Integrated Application Note＃4345，“接地良好，數(shù)字為模擬”

Mohammed Tawfik AbdelHafez是Si-Vision技術(shù)團隊的高級首席工程師。

編輯：hfy