作者：MOHAMMED TAWFIK ABDELHAFEZ

曾幾何時(shí)，您學(xué)習(xí)了電路理論，并學(xué)到了許多分析電路的技術(shù)。兩個(gè)著名且類(lèi)似的技術(shù)是節(jié)點(diǎn)電壓分析和網(wǎng)格分析。在節(jié)點(diǎn)電壓分析中，首先選擇一個(gè)成為參考節(jié)點(diǎn)的節(jié)點(diǎn)。假定該節(jié)點(diǎn)具有絕對(duì)零電勢(shì)，我們通常將其稱(chēng)為“接地”節(jié)點(diǎn)。

只要您不關(guān)心電路與其他對(duì)象之間的電壓關(guān)系，就不會(huì)發(fā)現(xiàn)此假設(shè)有害。許多子電路之間共有的節(jié)點(diǎn)通常是數(shù)學(xué)上簡(jiǎn)化電路分析的一個(gè)很好的選擇。

當(dāng)我們學(xué)習(xí)電子電路專(zhuān)業(yè)課程時(shí)，通常會(huì)忘記許多電路分析技術(shù)，例如疊加，戴維南等效項(xiàng)，諾頓等效項(xiàng)和網(wǎng)格分析。我們主要關(guān)注一種技術(shù)，即節(jié)點(diǎn)電壓分析（圖1）。

圖1節(jié)點(diǎn)電壓分析通常簡(jiǎn)化了電子電路的分析。左側(cè)是節(jié)點(diǎn)電壓分析的示例，右側(cè)是同一電路的網(wǎng)格分析。

經(jīng)過(guò)多年作為學(xué)生和工程師的專(zhuān)注之后，您可能會(huì)忘記電路理論中的一些基本概念。這是致命的錯(cuò)誤觀念滲入我們的思想的時(shí)候。

常見(jiàn)誤解
地面節(jié)點(diǎn)通常被認(rèn)為是所有電荷的物理墓地，但事實(shí)并非如此。地面節(jié)點(diǎn)僅僅是我們個(gè)人選擇的節(jié)點(diǎn)。除了通常與許多子電路通用外，它沒(méi)有什么其他的特殊之處。成為公共節(jié)點(diǎn)不會(huì)增加特殊的物理屬性。接地節(jié)點(diǎn)上唯一存儲(chǔ)的電荷是電容器的負(fù)極板電荷，電容器的一個(gè)端子接地。所有其他電荷在電路中循環(huán)，并且永不停止（圖2）。請(qǐng)記住，所有電流都在一個(gè)回路中流動(dòng)，電荷返回其源極。

圖2電流電荷循環(huán)循環(huán)。接地節(jié)點(diǎn)上唯一存儲(chǔ)的電荷（–Q）是屬于接地電容器的電荷。

地面節(jié)點(diǎn)是避開(kāi)噪音的避風(fēng)港。但是，大多數(shù)不同的噪聲電流都通過(guò)接地節(jié)點(diǎn)（圖3）。然而，僅對(duì)于設(shè)計(jì)良好的接地軌而言，軌的阻抗可忽略不計(jì)，從而使整個(gè)軌上的噪聲電勢(shì)差幾乎為零。

圖3不同的信號(hào)電流和不同的噪聲電流通過(guò)接地節(jié)點(diǎn)。至少在直流電路分析中，接地軌的低阻抗是保證軌中任何兩個(gè)物理點(diǎn)之間的電勢(shì)差可以忽略的唯一保證。

人們普遍認(rèn)為，將兩個(gè)相互影響的域的接地墊分開(kāi)可以保護(hù)安靜的域免受嘈雜的域的影響。這可能是RF工程師可能在不知情的情況下犯下的最嚴(yán)重的罪行之一。接地焊盤(pán)的分離在許多情況下可能會(huì)導(dǎo)致從噪聲域輸出到安靜域輸入的嚴(yán)重噪聲耦合。您可能會(huì)發(fā)現(xiàn)這種反常理，但是當(dāng)使用鍵合線(xiàn)繪制完整的電路（直至PCB層）時(shí)，這一點(diǎn)變得很清楚，如圖4所示。當(dāng)所有MOS體連接器都連接到專(zhuān)用接地焊盤(pán)時(shí)，也會(huì)發(fā)生類(lèi)似的動(dòng)作。

圖4當(dāng)接地焊盤(pán)如左圖所示分開(kāi)時(shí)，從一個(gè)域傳輸?shù)搅硪粋€(gè)域的信號(hào)可能會(huì)變得非常嘈雜。分析步驟以紫色圓圈標(biāo)記。另一方面，如右圖所示，合并域后，信號(hào)將安全傳輸。但是，如果靜音塊的PSRR較差，則可能會(huì)受到影響。

在具有功耗意識(shí)的數(shù)字設(shè)計(jì)中，浮動(dòng)輸出不僅與斷開(kāi)接地路徑相關(guān)，而且還與斷開(kāi)電源路徑相關(guān)聯(lián)（圖5）。物理設(shè)計(jì)偏好通常傾向于切換接地路徑。這是因?yàn)樵谙嗤膶?dǎo)通電阻下，將使用面積小于PMOS器件的NMOS器件。

圖5當(dāng)電源或接地關(guān)閉時(shí)，不可避免的情況會(huì)導(dǎo)致輸出電壓不確定。不確定的輸出電壓取決于存儲(chǔ)在負(fù)載電容器上的最后一個(gè)工作輸出狀態(tài)，電源與地的截止電阻之間的比率以及不同結(jié)的泄漏電流。

接地軌和電源軌似乎與時(shí)序收斂無(wú)關(guān)。定時(shí)關(guān)閉與不同的信元延遲和不同的信號(hào)沿有關(guān)。當(dāng)接地軌具有相對(duì)較高的阻抗時(shí)，在電源軌和接地軌之間會(huì)產(chǎn)生相當(dāng)大的IR降，這會(huì)降低有效電源電壓，從而增加CMOS單元的延遲。此外，即使電源線(xiàn)上的平均IR降微不足道，開(kāi)關(guān)噪聲電流也會(huì)在接地電源線(xiàn)上產(chǎn)生明顯的瞬態(tài)噪聲電壓。因此，如圖6所示，到達(dá)距信號(hào)源較遠(yuǎn)的門(mén)的信號(hào)沿可以有效地“移動(dòng)”時(shí)間[1]。時(shí)移取決于瞬態(tài)噪聲的大小和極性。對(duì)于高上升/下降時(shí)間信號(hào)，這種影響變得更加明顯。

圖6按照紫色圓圈中的索引分析步驟，瞬態(tài)電源/接地電流曲線(xiàn)在接地點(diǎn)會(huì)產(chǎn)生相似的電壓曲線(xiàn)，這會(huì)影響信號(hào)沿的有效到達(dá)時(shí)間。大量增加本地去耦電容器以吸收交流電流曲線(xiàn)并降低電源/接地軌的阻抗可以緩解該問(wèn)題。

分開(kāi)還是不分開(kāi)？
這是一個(gè)棘手的問(wèn)題。需要詳細(xì)說(shuō)明的一個(gè)重要項(xiàng)目是接地墊的分離。上一節(jié)可能給人的印象是，接地焊盤(pán)分離是一種不良的設(shè)計(jì)實(shí)踐，盡管在許多芯片中這可能是常見(jiàn)的實(shí)踐。通常，設(shè)計(jì)具有低電阻和低電感的單個(gè)統(tǒng)一接地連接要好于設(shè)計(jì)多個(gè)接地軌，而這些接地軌具有相互影響的相互作用域之間復(fù)雜的返回電流路徑以及載有高頻電流的大面積環(huán)路的磁耦合的麻煩。

但是，在特殊情況下，您不能避免接地墊分離。例如，假設(shè)您有一個(gè)晶體振蕩器和一個(gè)嘈雜的數(shù)字模塊，它們都共享一個(gè)接地焊盤(pán)，如圖7所示。數(shù)字模塊從電源汲取噪聲電流，該噪聲電流通過(guò)接地軌和接合線(xiàn)返回。因此，接地鍵合線(xiàn)上存在明顯的電壓毛刺。由于該鍵合線(xiàn)與晶體振蕩器的接地點(diǎn)共用，因此噪聲電壓毛刺將有效地添加到晶體振蕩器內(nèi)部節(jié)點(diǎn)處的晶體純正弦電壓。

圖7按照紫色圓圈中的索引進(jìn)行的分析步驟，帶噪塊會(huì)間接在接地線(xiàn)兩端生成噪聲電壓。由于晶體實(shí)際上是一個(gè)非常尖銳的帶通濾波器，因此在振蕩期間，其每個(gè)端子上都存在純正弦電壓。但是，晶體振蕩器的內(nèi)部節(jié)點(diǎn)會(huì)感測(cè)到接地線(xiàn)兩端的純電壓和噪聲電壓的疊加。

在需要分離的情況下，請(qǐng)執(zhí)行以下操作：

盡可能在噪聲塊周?chē)胖枚鄠€(gè)去耦電容器（圖8）。這減少了有噪聲的電源電流在硅外部的傳遞，從而最小化了在塊狀導(dǎo)軌及其輸出上產(chǎn)生的噪聲電壓。

最小化噪聲塊與其他塊之間的電氣交互作用，或僅使傳遞的電流最小化。為此，請(qǐng)?jiān)谠肼曈蛑惺褂镁哂休^高輸出阻抗的驅(qū)動(dòng)器，而在安靜域中使用具有高輸入阻抗緩沖器的驅(qū)動(dòng)器。

圖8噪聲塊處的去耦電容器吸收了流經(jīng)電源和地的大部分AC電流曲線(xiàn)。從噪聲域到敏感域的傳輸電流最小化，可確保噪聲的傳輸最小化。

接地節(jié)點(diǎn)僅僅是定義的節(jié)點(diǎn)，僅有助于電路分析。所有電流均以環(huán)路傳播，并且不會(huì)在接地節(jié)點(diǎn)處停止。

要預(yù)見(jiàn)并解決與地面相關(guān)的問(wèn)題，只需簡(jiǎn)單地描繪出具有所有物理連接的完整電路，而無(wú)需定義接地節(jié)點(diǎn)?？梢暬煌碾娏骰芈泛凸猜窂健?/p>

在做出統(tǒng)一或分離不同區(qū)域的接地墊的設(shè)計(jì)決定之前，請(qǐng)仔細(xì)研究預(yù)期的增益和潛在影響。

這是一個(gè)練習(xí)。圖9的左側(cè)顯示了一個(gè)具有有限漏極阻抗的簡(jiǎn)單NMOS電流源。電源電壓源看到的低頻交流阻抗是多少？

圖9接地節(jié)點(diǎn)的定義是否會(huì)影響輸入阻抗值？

答案很簡(jiǎn)單?，F(xiàn)在，讓我們?cè)陔娐飞媳３治锢砩舷嗤?，但是選擇NMOS漏極作為接地節(jié)點(diǎn)，而不是NMOS源極，如圖9的右側(cè)所示。阻抗會(huì)保持不變嗎？永遠(yuǎn)不要讓地面躲避您。

參考

Maxim Integrated Application Note＃4345，“接地良好，數(shù)字為模擬”

Mohammed Tawfik AbdelHafez是Si-Vision技術(shù)團(tuán)隊(duì)的高級(jí)首席工程師。

編輯：hfy