chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      為56G/112G SerDes選擇XO/VCXO時鐘參考時的設(shè)計考量

      Silicon Labs ? 來源：SiliconLabs ? 作者：SiliconLabs ? 2020-11-03 17:13 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      Silicon Labs（亦稱“芯科科技”）近日推出“Clock Talk”時鐘線上系列研討會的第二場隨選即播中文演講主題“為56G/112GSerDes選擇XO/VCXO時鐘參考時的設(shè)計考量”，提供了中文及英文演說版本供用戶選擇。 為56G/112G SerDes選擇XO/VCXO時鐘參考時的設(shè)計考量

      電信、無線基礎(chǔ)設(shè)施、光學(xué)模塊、廣播視頻、醫(yī)學(xué)成像和其他工業(yè)市場的下一代參考時鐘要求大量采用FPGA、ASIC和SoC，它們使用56G 或112G SerDes 來支持更高的數(shù)據(jù)速率和帶寬功能。SerDes 帶寬增加和相關(guān)參考時鐘的RMS 相位抖動要求之間存在直接的相關(guān)性。

      隨著SerDes 速度的增加，參考時鐘所需的 RMS 相位抖動性能隨之減少。在本次網(wǎng)絡(luò)研討會上，我們概述最新一代FPGA、光學(xué)DSP、相干DSP 和網(wǎng)絡(luò)處理器的參考時鐘要求，并重點介紹Si54x Ultra Series XO 和 VCXO 產(chǎn)品家族的關(guān)鍵功能，這些功能可確保參考時鐘RMS 相位抖動性能保持在最大限度內(nèi)；從而為系統(tǒng)設(shè)計者在其系統(tǒng)抖動預(yù)算中增加了更多馀欲。

      責(zé)任編輯：lq

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1650

        文章

        22205

        瀏覽量

        626801
      • 時鐘
        +關(guān)注

        關(guān)注

        11

        文章

        1946

        瀏覽量

        134119
      • 網(wǎng)絡(luò)處理器

        關(guān)注

        1

        文章

        49

        瀏覽量

        14384

      原文標題：Clock Talk中文隨選即播新單元上線－選擇XO/VCXO時鐘參考的設(shè)計考量

      文章出處：【微信號：SiliconLabs，微信公眾號：Silicon Labs】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點推薦

        WLAN/WiMAX 時鐘選型：TCXO/VCXO/OCXO 如何影響 EVM/CFO（含兩張對比圖）

        WLAN/WiMAX 時鐘選型：TCXO / VCXO / OCXO 如何決定 EVM/CFO（附工程清單 & 對比曲線） 導(dǎo)讀：在 Wi-Fi 6/6E/7 與 WiMAX 項目
        發(fā)表于 08-25 14:25

        Electronica現(xiàn)場演示 | 嚴苛環(huán)境下的56G互連

        Demo總動員！ 本次演示，來自于展會現(xiàn)場的第四個Demo，呈現(xiàn)了多個Samtec連接器產(chǎn)品運行在56G速率的優(yōu)秀性能表現(xiàn)。 ? 【演示細節(jié)】 ?? ? ? ? 這是一款先進的原型機，融合了Samtec
        發(fā)表于 07-16 16:59 ?1850次閱讀
        Electronica現(xiàn)場演示 | 嚴苛環(huán)境下的<b class='flag-5'>56G</b>互連

        貿(mào)澤即日起開售適用于數(shù)據(jù)中心和網(wǎng)絡(luò)應(yīng)用的 全新TE Connectivity QSFP 112G SMT連接器

        112G SMT連接器與殼體。QSFP 112G SMT連接器可實現(xiàn)每端口高達400Gbps的高速數(shù)據(jù)傳輸，適用于電信、網(wǎng)絡(luò)、數(shù)據(jù)中心以及測試和測量等應(yīng)用。 ? TE Connectivity
        發(fā)表于 07-04 14:51 ?1261次閱讀

        差分輸出VCXO振蕩器 | FCom富士晶振 - 低抖動時鐘解決方案

        156.25 MHz為例，廣泛應(yīng)用于25G/100G網(wǎng)絡(luò)接口、交換芯片與分布式時間同步（PTP/IEEE 1588）。搭配 Marvell 88E1512 或 Broadcom BCM84891 時，
        發(fā)表于 06-24 17:11

        數(shù)據(jù)洪流中的 “擺渡人”！ 200G 光模塊硬核護航

        200G QSFP56 SR2光模塊采用2×100G PAM4雙速技術(shù)，實現(xiàn)混合組網(wǎng)與能效優(yōu)化。無縫兼容400G QSFP112/QSFP
        的頭像 發(fā)表于 06-16 10:15 ?383次閱讀

        從SerDes到SoC，全場景適配的FCom差分晶振設(shè)計全解

        SerDes，常用于SFP+/QSFP模塊 FCO-2L 156.25 MHz LVPECL SerDes芯片 MACOM M37046 28G/56G
        發(fā)表于 05-30 11:53

        Serder速率和以太網(wǎng)速率關(guān)系

        Serder速率從56G向112G甚至224G演進,銅纜傳輸速率也將向224Gbps發(fā)展，目前以太網(wǎng)速率已從1Gbps提升至800Gbps，未來將向1.6Tbps方向發(fā)展。Serder速率和以太網(wǎng)
        的頭像 發(fā)表于 04-10 07:34 ?678次閱讀
        Serder速率和以太網(wǎng)速率關(guān)系

        PCB仿真相同損耗下，28G NRZ的產(chǎn)品不能直接升級到56G PAM4？

        先生一起翻翻損耗協(xié)議，例如看到下面的28G和56G關(guān)于光模塊損耗的協(xié)議時，不禁會感慨，原來28G和56G居然損耗是一樣的啊，居然都是要求在基頻下主板的損耗
        發(fā)表于 03-11 11:32

        Abracon推出內(nèi)置XO實時時鐘

        Abracon近期推出內(nèi)置XO實時時鐘(RTC)是現(xiàn)代電子系統(tǒng)中的核心組件，專為追求極低功耗與高精度時間記錄的應(yīng)用而設(shè)計。 與傳統(tǒng)基于外部晶體的RTC不同，Abracon的內(nèi)置XO RTC創(chuàng)新性地將
        的頭像 發(fā)表于 02-06 11:20 ?1101次閱讀

        AB-x36C系列低G靈敏度的超低相位噪聲

        為-70dBc/Hz至-145dBc/Hz，輸出負載為50Ω，輸入阻抗為50KΩ，調(diào)制帶寬為20KHz。應(yīng)用領(lǐng)域AB-x36C系列VCXO憑
        發(fā)表于 01-14 09:14

        高速線纜在數(shù)據(jù)中心的應(yīng)用和解決方案

        領(lǐng)域的SerDes速率在56G和112G，在即將到來的224G時代，數(shù)據(jù)中心通信單端口速率將基于4通道達到800G，8通道達到1.6T，成本
        的頭像 發(fā)表于 01-08 11:24 ?1654次閱讀
        高速線纜在數(shù)據(jù)中心的應(yīng)用和解決方案

        蔡司工業(yè)CT設(shè)備METROTOM檢測連接器質(zhì)量

        AI服務(wù)器算力潛能的密鑰：攻克互聯(lián)瓶頸，聚焦高速背板連接器創(chuàng)新。在數(shù)據(jù)洪流向56G、112G乃至224G的新紀元迸發(fā)，高速背板連接器的角色躍升為核心舞臺的璀璨明星。它們不僅是數(shù)據(jù)傳輸?shù)某壨ǖ溃?/div>
        的頭像 發(fā)表于 12-23 16:53 ?552次閱讀
        蔡司工業(yè)CT設(shè)備METROTOM檢測連接器質(zhì)量

        config37中根據(jù)DACCLK配置jesd clock，請問下jesd clock大小是跟之前配的serdes pll配置的line rate成40倍關(guān)系的嗎？

        的serdes pll配置的line rate成40倍關(guān)系的嗎？ 關(guān)于速率，我fpga上每條line上發(fā)送的速率為5Gbps，dac輸入的dacclk_p為500M時鐘，pll配置D
        發(fā)表于 12-13 08:02

        config108讀取config108寄存器的值時鐘為000f,只是serdes_pll未鎖定，為什么？

        =2.5G輸出，但是實際讀取config108寄存器的值時鐘為000f,只是serdes_pll未鎖定，不知道為什么？其中serdes_re
        發(fā)表于 12-06 06:25

        內(nèi)部缺陷瑕疵檢測設(shè)備高質(zhì)量檢測AI服務(wù)器連接器

        要充分發(fā)揮AI服務(wù)器sanwen強大算力效能，關(guān)鍵在于破解互聯(lián)瓶頸，而連接器正是這一挑戰(zhàn)的關(guān)鍵所在。隨著數(shù)據(jù)傳輸速度向56G、112G乃至224G的高速方向發(fā)展，對高速連接器的需求變得尤為迫切。這些
        的頭像 發(fā)表于 11-26 16:06 ?664次閱讀
        內(nèi)部缺陷瑕疵檢測設(shè)備高質(zhì)量檢測AI服務(wù)器連接器