傳統(tǒng)觀念一直認為第二層是沒有終點或中斷的地平面。從理論上講，無論如何。在英特爾，摩托羅拉，德州儀器（TI）和其他先驅(qū)者的處理器上不斷發(fā)展，我們認為這些真理是不言而喻的。第二層的接地層是來自不受控制的阻抗的暴政。不一定是這樣了。

大約五年前，英特爾放棄了供湖泊使用的Trails and Wells作為64位計算設(shè)備的項目名稱。到目前為止，英特爾采用了一種被稱為“通道”的封裝設(shè)計理念。針距仍然相當大，而從戰(zhàn)略上講，排球要減少一些，以便有足夠的空間供扇出。

通過通道-通孔時代的終結(jié)

如果按照他們建議的方式進行操作，則可以使用通孔技術(shù)在普通PCB上實現(xiàn)Bay Trail器件。除了指定用于通孔的區(qū)域之外，您會注意到的是它在基板上有兩個骰子，從而使其具有矩形的尺寸，而不是正方形的。顯而易見，許多工程都投入到了低成本PCB的制造中。在某些情況下，他們會爭取4層的參考設(shè)計。那些日子。

在現(xiàn)實世界中，某些其他功能的存儲類型已成為實施所謂的低技術(shù)解決方案的技術(shù)驅(qū)動力。同時，移動芯片業(yè)務正集中在其他地方。蘋果，三星，高通等公司正在推出具有較低功耗的小型設(shè)備。

在控制成本的同時發(fā)展技術(shù)

輸入第七代SkyLake。連同第八，第九和第十代，外形不再假裝具有非HDI解決方案。您將使用微孔來訪問許多層。英特爾仍然希望節(jié)儉。注意到參考設(shè)計和相當冗長的應用筆記集，似乎他們正在努力減少在將較新的移動芯片安裝到板上時將要面臨的層壓周期數(shù)。

新一代零件的銷配置具有兩個不同的螺距。內(nèi)核有一個較大引腳的網(wǎng)格，用于供電和接地。該引腳場被一幀更細的音調(diào)信號所包圍。一排排中心位于0.5毫米中心的球在300個電源和接地墊的頂部提供了大約1000個信號引腳。

那些寬間距焊盤適合使用PCB的另一側(cè)在電源和接地網(wǎng)格上捆扎并聯(lián)電容器。即使應用筆記中提到要使用微型電容器，但與電源/接地引腳對相比，電容的數(shù)量會更多。應該說：盡早將電源和接地管線插入那里，這樣就可以防止感應環(huán)路的長度超過必要的時間。

像往常一樣，令人恐懼的XO引腳正沿著邊緣。通常，這意味著在設(shè)備或基板上會有一些多余的管道來實現(xiàn)。當涉及到球映射時，圍繞設(shè)備外邊緣的引腳最為珍貴。這是一個優(yōu)秀的芯片團隊，不僅考慮硅之外的世界。太多設(shè)備無恥地將PLL或其他噪聲電路映射到了網(wǎng)格內(nèi)部。我離題了。

在追趕行業(yè)的同時保持成本意識，這意味著我們將不得不利用芯片下的可用房地產(chǎn)來進行創(chuàng)新。在SOC的附近，每一層都是一個路由層。一旦走線離開高密度區(qū)域，樣式可能會更改為更傳統(tǒng)的圖層用法。阻抗會在以后出現(xiàn)。

高密度互連架構(gòu)

最好的情況是將地線-信號線-信號線-地線堆疊起來。您可能希望在兩個相鄰信號層上進行正交布線。如果走線方式相同，則嘗試在第2層走線的氣隙上布線第3層。相同的四層將在疊層的另一側(cè)重復，并在其中疊置一層配電網(wǎng)對在兩者之間。

目標是通過一小段網(wǎng)絡(luò)遠離設(shè)備中心布線，這些網(wǎng)絡(luò)實際上必須具有用于阻抗控制的牢固接地基礎(chǔ)。其余的連接是根據(jù)部門的大腦信任來確定的層次結(jié)構(gòu)。

在大多數(shù)情況下，您可以通過放置布線難題的位置來幫助原因。此策略也適用于較小的設(shè)備。在外層上使用短而直接的走線，并放置一個過孔來驅(qū)動任何長度的走線。

隨手調(diào)整放置位置并不少見。將外層用作接地層意味著組件的封裝將破壞接地平面之一。對于外層路由同樣如此。通過幾次迭代，使布局適應利用第二層路由變得直觀。

保持裸露的走線短并且用接地層圍繞組件，這對于抑制EMI產(chǎn)生了奇跡。只要走線和細分的電源平面之間存在較厚的材料帶，就可以在一個實體平面和一個破碎平面上進行內(nèi)層布線。核心部分是使用該技術(shù)的自然場所。

當然，PCIe卡和類似的外形尺寸包括在外層上倒入固態(tài)銅。表面積具有散熱和EMI抑制的雙重好處，使其毫不費力。從已建立的規(guī)范中獲取一些線索，并利用幾何圖形來創(chuàng)建符合預期的具有成本效益的布局。