在FPGA設計與開發(fā)中，Device視圖和Package視圖發(fā)揮著重要的作用。在Device視圖下：

可以查看FPGA芯片可用資源

例如：LUT、FF、BRAM、DSP、URAM等的個數(shù)；

可以查看關鍵資源的分布情況

例如：PCIE的位置，高速收發(fā)器的位置，因為這些位置直接影響到PCB設計以及FPGA內(nèi)部的數(shù)據(jù)流。

可用查看MMCM等時鐘資源的位置

時鐘的拓撲結構的質量直接影響到設計后期的時序收斂，在多die芯片中，這一點尤為重要。例如：某個芯片是3個die，設計中的一個時鐘要給這3個die使用，那么最好將該時鐘分配在中間那個die上，這樣跨die次數(shù)最小，比較時鐘跨die會增加Clock Skew。

那么如何打開Device視圖呢？一種可行的方法是創(chuàng)建Vivado I/O工程，但這仍然顯得繁瑣。這里我們介紹一種更為直接的方法，就是使用Tcl命令link_design。打開Vivado，在Tcl Console中直接輸入如下圖所示命令：

link_design -part xcvu7p-flva2104-1-e

此時，該命令后只需跟隨一個選項，即-part，-part用于指明具體的芯片型號。這樣就打開了Vivado，之后選擇Window，點擊Device即可打開Device視圖，點擊Package即可打開Package視圖。

責任編輯：xj

原文標題：不建Vivado工程，也能看Device視圖

文章出處：【微信公眾號：Lauren的FPGA】歡迎添加關注！文章轉載請注明出處。