如今5nm才剛剛起步，臺(tái)積電的技術(shù)儲(chǔ)備就已經(jīng)緊張到了2nm，并朝著1nm邁進(jìn)。根據(jù)最新報(bào)道，臺(tái)積電已經(jīng)在2nm工藝上取得一項(xiàng)重大的內(nèi)部突破，雖未披露細(xì)節(jié)，但是據(jù)此樂(lè)觀預(yù)計(jì)，2nm工藝有望在2023年下半年進(jìn)行風(fēng)險(xiǎn)性試產(chǎn)，2024年就能步入量產(chǎn)階段。

臺(tái)積電2nm工藝重大突破

臺(tái)積電還表示，2nm的突破將再次拉大與競(jìng)爭(zhēng)對(duì)手的差距，同時(shí)延續(xù)摩爾定律，繼續(xù)挺進(jìn)1nm工藝的研發(fā)。預(yù)計(jì)，蘋(píng)果、高通、NVIDIA、AMD等客戶都有望率先采納其2nm工藝，此前關(guān)于摩爾定律已經(jīng)失效的結(jié)論或許就要被臺(tái)積電再次打破了。

臺(tái)積電2nm工藝重大突破

2nm工藝上，臺(tái)積電將放棄延續(xù)多年的FinFET(鰭式場(chǎng)效應(yīng)晶體管)，甚至不使用三星規(guī)劃在3nm工藝上使用的GAAFET(環(huán)繞柵極場(chǎng)效應(yīng)晶體管)，也就是納米線(nanowire)，而是將其拓展成為“MBCFET”(多橋通道場(chǎng)效應(yīng)晶體管)，也就是納米片(nanosheet)。

從GAAFET到MBCFET，從納米線到納米片，可以視為從二維到三維的躍進(jìn)，能夠大大改進(jìn)電路控制，降低漏電率。新工藝的成本越發(fā)會(huì)成為天文數(shù)字，三星已經(jīng)在5nm工藝研發(fā)上已經(jīng)投入了大約4.8億美元，3nm GAAFET上會(huì)大大超過(guò)5億美元。

原文標(biāo)題：不可阻擋！臺(tái)積電2nm工藝重大突破：延續(xù)摩爾定律 朝著1nm挺進(jìn)

文章出處：【微信公眾號(hào)：皇華電子元器件IC供應(yīng)商】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq