chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在Vitis中封裝加速平臺?

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2020-12-26 10:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

這是《創(chuàng)建 Vitis 加速平臺》系列的第 3 篇博文。在前文中,我們講解了如何創(chuàng)建硬件和軟件工程。在本文中,我們將講解如何在 Vitis 中將所有這些工程封裝在一起。

在 Vitis 中加速軟件功能(創(chuàng)建內(nèi)核)即表示創(chuàng)建硬件 IP 核,并使用由此產(chǎn)生的基礎(chǔ)架構(gòu)將此功能連接到現(xiàn)有平臺。

為此,Vitis 需要重構(gòu)平臺。Vitis 使用 XSA 來重構(gòu) Vivado 工程。隨后,它將追加經(jīng)過更新的硬件,并重新創(chuàng)建 Vivado 工程。

其它所有一切都保持不變,當然比特流和生成的內(nèi)核應(yīng)用除外。因此,啟動鏡像不能保持不變。而是由我們提供 BIF 文件,并在其中包含鏡像占位符用于在 Vitis 中創(chuàng)建這些鏡像。

此外,為了能夠執(zhí)行內(nèi)核,我們需要為目標硬件執(zhí)行交叉編譯。此處使用的是 PetaLinux 中創(chuàng)建的 sysroot。

準備鏡像

為了便于使用,我在此對平臺文件進行了組織,但這并非必要步驟。重要的是,請牢記創(chuàng)建 BIF 文件時的啟動鏡像位置,因為我們使用的是占位符。

mkdir -p sw_comp/src/a53/xrt/image mkdir sw_comp/src/boot

將 image.ub、boot.scr 和 rootfs.cpio.gz 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/a53/xrt/image

將 bl31.elf、uboot.elf、zynqmp_fsbl(已重命名為 fsbl.elf)和 pmufw.elf 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/boot

創(chuàng)建 BIF

BIF 文件在 bootgen 中用于創(chuàng)建 SD 啟動鏡像。

其中包括 BOOT.BIN 文件中所有分區(qū)的位置。以下提供了一個模板。

此處請務(wù)必注意,我們只提供占位符文件名,而不提供實際文件名。工具將添加指向這些文件的路徑。因此,我建議將所有這些文件保存在相同啟動文件夾內(nèi)。zcu104_base 將用作為平臺名稱。

the_ROM_image: { [fsbl_config] a53_x64 [bootloader] [pmufw_image] [destination_device=pl] [destination_cpu=a53-0, exception_level=el-3, trustzone] [destination_cpu=a53-0, exception_level=el-2] }

將 linux.bif 復(fù)制到 sw_comp/src/boot

創(chuàng)建 init.sh 腳本

啟動時將運行此腳本以進行 XRT 設(shè)置,并將平臺名稱傳遞到 ZOCL。

將 init.sh 復(fù)制到 sw_comp/src/a53/xrt/image

cp ./platform_desc.txt /etc/xocl.txt export XILINX_XRT=/usr

將 init.sh 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 platform_desc.txt

這樣即可將平臺名稱傳遞到 XRT。此處名稱應(yīng)與 Vivado 中提供的平臺名稱匹配:

zcu104_base

將 platform_desc.txt 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 QEMU 文件

Vitis IDE 支持軟件仿真和硬件仿真。QEMU 即可用于執(zhí)行此操作。但我們需要傳遞 QEMU 機器詳細信息。

針對 PMU,需使用 pmu_args.txt 執(zhí)行此操作

-M microblaze-fdt -device loader,file= -machine-path . -display none

將 pmu_args.txt 復(fù)制到 sw_comp/src/boot

此外還需要通過 qemu_args.txt 傳遞 PSU 機器詳細信息:

-M arm-generic-fdt -serial mon:stdio -global xlnx,zynqmp-boot.cpu-num=0 -global xlnx,zynqmp-boot.use-pmufw=true -net nic -net nic -net nic -net nic -net user -m 4G -device loader,file=,cpu-num=0 -device loader,file= -boot mode=5

將 qemu_args.txt 復(fù)制到

sw_comp/src/boot

在 Vitis 中封裝平臺

啟動 Vitis 并選擇“創(chuàng)建平臺工程 (Create Platform Project)”:

fab24f46-46d4-11eb-8b86-12bb97331649.png

使用 BIF 中所提供的名稱:

faec928c-46d4-11eb-8b86-12bb97331649.png

選擇“根據(jù)硬件規(guī)范 (XSA) 創(chuàng)建 (Create from hardware specification (XSA))”:

fb260ec2-46d4-11eb-8b86-12bb97331649.png

針對操作系統(tǒng)選擇 Linux,然后取消勾選“生成啟動組件 (generate boot components)”,因為在 PetaLinux 中已創(chuàng)建這些組件:

fb8db3d8-46d4-11eb-8b86-12bb97331649.png

注:此處警告信息僅用于聲明需添加 sysroot。

填入上一篇博文中創(chuàng)建的軟件鏡像:

fd45b57c-46d4-11eb-8b86-12bb97331649.png

然后執(zhí)行構(gòu)建:

完成此操作后,平臺將置于 exportzcu104_base.... 至此大功告成。

原文標題:創(chuàng)建 Vitis 加速平臺第 3 部分:在 Vitis 中封裝加速平臺

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    9122

    瀏覽量

    147829
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    154

    瀏覽量

    8253

原文標題:創(chuàng)建 Vitis 加速平臺第 3 部分:在 Vitis 中封裝加速平臺

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹

    您將在這篇博客中了解系統(tǒng)設(shè)備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對 SDT 進行操作,以便在 Vitis Unified IDE
    的頭像 發(fā)表于 11-18 11:13 ?2783次閱讀
    如<b class='flag-5'>何在</b>AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統(tǒng)設(shè)備樹

    AMD Vitis AI 5.1測試版現(xiàn)已開放下載

    AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元( NPU )的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現(xiàn)可
    的頭像 發(fā)表于 11-08 09:24 ?943次閱讀

    AMD Vitis AI 5.1測試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現(xiàn)可
    的頭像 發(fā)表于 10-31 12:46 ?460次閱讀

    何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    隨著 AMD Vitis 統(tǒng)一軟件平臺 2021.2 的發(fā)布,Vitis 引入了一個 Tcl 腳本,用于在應(yīng)用程序運行的特定時間點協(xié)助查找棧和堆的內(nèi)存使用情況。該腳本已延續(xù)到后續(xù)的 Vitis
    的頭像 發(fā)表于 10-24 16:54 ?555次閱讀
    如<b class='flag-5'>何在</b>應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    集成電路制造中封裝失效的機理和分類

    隨著封裝技術(shù)向小型化、薄型化、輕量化演進,封裝缺陷對可靠性的影響愈發(fā)凸顯,為提升封裝質(zhì)量需深入探究失效機理與分析方法。
    的頭像 發(fā)表于 09-22 10:52 ?600次閱讀
    集成電路制造<b class='flag-5'>中封裝</b>失效的機理和分類

    何在AMD Vitis Unified 2024.2中連接到QEMU

    在本篇文章我們將學(xué)習如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真,請參閱開發(fā)者分享|在 AMD Versal 自適應(yīng) SoC 上使用簡單的 QEMU + 協(xié)同仿真示
    的頭像 發(fā)表于 08-06 17:24 ?1463次閱讀
    如<b class='flag-5'>何在</b>AMD <b class='flag-5'>Vitis</b> Unified 2024.2中連接到QEMU

    何在Unified IDE中創(chuàng)建視覺庫HLS組件

    最近我們分享了開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE)和開發(fā)者分享|AMD Vitis HLS 系列 2:AMD
    的頭像 發(fā)表于 07-02 10:55 ?1110次閱讀
    如<b class='flag-5'>何在</b>Unified IDE中創(chuàng)建視覺庫HLS組件

    全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進后的設(shè)計環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?1421次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?1895次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運算,然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計中使用此 HLS IP,并使用嵌入式 Vitis 應(yīng)
    的頭像 發(fā)表于 06-13 09:50 ?1259次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    何在基于Arm Neoverse平臺的CPU上構(gòu)建分布式Kubernetes集群

    在本文中,我們將以 X(原 Twitter)為例,演示如何在基于 Arm Neoverse 平臺的 CPU 上構(gòu)建分布式 Kubernetes 集群,以根據(jù)推文實時監(jiān)控情緒變化。如此一來,你可以充分利用 Arm Neoverse 平臺
    的頭像 發(fā)表于 03-25 15:58 ?631次閱讀
    如<b class='flag-5'>何在</b>基于Arm Neoverse<b class='flag-5'>平臺</b>的CPU上構(gòu)建分布式Kubernetes集群

    GPU加速計算平臺的優(yōu)勢

    傳統(tǒng)的CPU雖然在日常計算任務(wù)中表現(xiàn)出色,但在面對大規(guī)模并行計算需求時,其性能往往捉襟見肘。而GPU加速計算平臺憑借其獨特的優(yōu)勢,吸引了行業(yè)內(nèi)人士的廣泛關(guān)注和應(yīng)用。下面,AI部落小編為大家分享GPU加速計算
    的頭像 發(fā)表于 02-23 16:16 ?741次閱讀

    國家超算平臺推出AI生態(tài)加速計劃

    昨日,國家超算互聯(lián)網(wǎng)平臺正式推出了旨在促進AI生態(tài)發(fā)展的新舉措——“AI生態(tài)伙伴加速計劃”。該計劃旨在通過提供一系列激勵措施,加速AI技術(shù)的創(chuàng)新與應(yīng)用。 作為計劃的核心內(nèi)容之一,國家超算互聯(lián)網(wǎng)
    的頭像 發(fā)表于 02-14 09:16 ?679次閱讀

    使用AMD Vitis進行嵌入式設(shè)計開發(fā)用戶指南

    Zynq MPSoC 和 AMD Alveo 數(shù)據(jù)中心加速器卡)為目標的異構(gòu)嵌入式應(yīng)用。 Vitis 工具包括: C++ 編譯器、庫和本征函數(shù),適用于 AI 引擎和可編程邏輯( PL ) 適用于 Arm
    的頭像 發(fā)表于 01-08 09:33 ?2138次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進行嵌入式設(shè)計開發(fā)用戶指南

    全新AMD Vitis統(tǒng)一軟件平臺2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?1516次閱讀