chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis準備工程及注意事項

FPGA技術專欄 ? 來源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-26 09:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

原創(chuàng)聲明:

本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權歸本公司所有,如需轉載,需授權并注明出處。

適用于板卡型號:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

1. 軟件環(huán)境

軟件開發(fā)環(huán)境基于Vivado 2020.1

2. 硬件環(huán)境

開發(fā)板型號 芯片型號
AXU2CGA xczu2cg-sfvc784-1-e
AXU2CGB xczu2cg-sfvc784-1-e

3. 批處理下載QSPI Flash

所有的工程目錄下都有個bootimage文件夾,存放了對應的BOOT.bin文件,可將此文件拷貝到Vitis_image_download文件夾,覆蓋原有的BOOT.bin。也可以把BOOT.bin放到SD卡啟動驗證功能

o4YBAGAKMCaAbEBvAAAEm2gyXsg388.jpg

vitis_image_download文件夾在course_s2目錄下面,進入文件夾,右鍵點擊program_qspi.bat,打開編輯

pIYBAGAKMCeARj6nAAATcdsfmRo828.jpgo4YBAGAKMCiAE4DrAAA1HlkatR8968.jpg

將program_flash路徑改成自己的軟件安裝路徑,保存并關閉。

pIYBAGAKMCiATACAAAAc_MQ8Obw470.jpg

雙擊program_qspi.bat,即可下載BOOT.BIN到QSPI FLASH,建議用JTAG模式下載。

o4YBAGAKMCmAE3GWAAA7uJJVw5c346.jpg

也可以采用SD卡啟動方法,把BOOT.bin文件拷貝到SD內啟動。

4. 批處理建立Vitis工程

由于Vitis工程編譯后占用空間較大,因此為了節(jié)省大家寶貴的時間,我們提供了Vitis工程的批處理tcl腳本,在每個工程下都有個vitis文件夾,里面包含硬件描述文件xx.xsa,以及自動創(chuàng)建工程的腳本

pIYBAGAKMCqAex9KAAAyLYSvUW4588.jpg

大家需要做的是編輯auto_create_vitis文件夾中的build_vitis.bat文件

o4YBAGAKMCqAYHs7AAAvJDpxXbQ518.jpg

將黃色框中的xsct.bat路徑換成自己安裝的路徑,路徑為xx\Vitis\2020.1\bin\xsct.bat

pIYBAGAKMCuAceK2AAAV6Kk8YZU272.jpg

保存之后,再雙擊build_vitis.bat就可以創(chuàng)建工程了

編譯結束,按任意鍵退出

o4YBAGAKMCyASKu0AAA-Jzrw_w8927.jpg

打開Vitis軟件,選擇工程路徑,Launch

pIYBAGAKMC2AJqeYAAA6wEI4ULw163.jpg

打開后,關閉Welcom界面

o4YBAGAKMC2AHqj9AABgCmS5g6o938.jpg

工程即可使用

pIYBAGAKMC6AZKPmAABmXpM-1tk925.jpg

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1654

    文章

    22273

    瀏覽量

    629864
  • 編譯
    +關注

    關注

    0

    文章

    685

    瀏覽量

    34933
  • Zynq
    +關注

    關注

    10

    文章

    625

    瀏覽量

    49207
  • MPSoC
    +關注

    關注

    0

    文章

    202

    瀏覽量

    25050
  • Vitis
    +關注

    關注

    0

    文章

    154

    瀏覽量

    8253
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Zynq MPSoC PS側PCIe高速DMA互連解決方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的項目中,實現(xiàn)設備間高速、低延遲的數(shù)據(jù)傳輸往往是核心需求之一。PCIe(尤其PS側)結合DMA(直接內存訪問)正是滿足這類需求的理想技術方案。
    的頭像 發(fā)表于 10-22 13:53 ?3035次閱讀
    雙<b class='flag-5'>Zynq</b> <b class='flag-5'>MPSoC</b> PS側PCIe高速DMA互連解決方案

    AMD Spartan UltraScale+ FPGA的優(yōu)勢和亮點

    AMD Spartan UltraScale+ FPGA 集小型封裝、先進的 I/O 功能與低功耗等優(yōu)勢于一體。該系列 FPGA 配備高速 16.3 Gb/s 收發(fā)器、內置的外部內存控制器以及
    的頭像 發(fā)表于 10-17 10:16 ?352次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>的優(yōu)勢和亮點

    璞致電子 UltraScale+ RFSoC 架構下的軟件無線電旗艦開發(fā)平臺

    璞致電子 PZ-ZU49DR-KFB 開發(fā)板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器,以 "ARM+FPGA 異構架構" 為
    的頭像 發(fā)表于 08-06 10:08 ?849次閱讀
    璞致電子 <b class='flag-5'>UltraScale+</b> RFSoC 架構下的軟件無線電旗艦開發(fā)平臺

    中海達亮相第十七屆中國國際現(xiàn)代化鐵路技術裝備展覽會

    此前,7月8-10日,第十七屆中國國際現(xiàn)代化鐵路技術裝備展覽會在北京國家會議中心順利舉辦。來自14個國家和地區(qū)的代表參會,中海達受邀攜鐵路+北斗產(chǎn)品及解決方案亮相,引起了現(xiàn)場眾多參展嘉賓、客戶的關注。
    的頭像 發(fā)表于 07-11 16:09 ?543次閱讀

    ??低暳料?b class='flag-5'>第十七屆中國國際現(xiàn)代化鐵路技術裝備展

    7月8日-10日,第十七屆中國國際現(xiàn)代化鐵路技術裝備展在北京拉開帷幕。??低曇浴爸琴x鐵路,數(shù)驅未來”為主題,呈現(xiàn)覆蓋鐵路運營多場景的創(chuàng)新數(shù)字化產(chǎn)品、技術及解決方案。
    的頭像 發(fā)表于 07-10 17:12 ?842次閱讀

    高華科技亮相第十七屆中國國際現(xiàn)代化鐵路技術裝備展覽會

    近日,世界軌道交通領域萬眾矚目、首屈一指的行業(yè)盛會——第十七屆中國國際現(xiàn)代化鐵路技術裝備展覽會(MODERN RAILWAYS 2025)在北京國家會議中心盛大開幕。
    的頭像 發(fā)表于 07-09 15:55 ?612次閱讀

    RECOM即將亮相第十七屆中國國際現(xiàn)代化鐵路技術裝備展

    第十七屆中國國際現(xiàn)代化鐵路技術裝備展 (MODERN RAILWAYS 2025),將于2025年7月8日-10日在中國?北京國家會議中心盛大召開。RECOM 在 G3223 展位,誠邀各位蒞臨參觀!
    的頭像 發(fā)表于 07-01 17:25 ?1048次閱讀

    環(huán)旭電子亮相第十七屆國際汽車動力系統(tǒng)技術年會

    此前,6月12-13日,為期兩天的第十七屆國際汽車動力系統(tǒng)技術年會(TMC 2025)在南通國際會展中心成功舉辦。環(huán)旭電子作為參展商,攜最新技術成果和創(chuàng)新解決方案精彩亮相,與行業(yè)同仁共同探討汽車動力系統(tǒng)的未來趨勢與挑戰(zhàn)!
    的頭像 發(fā)表于 06-25 17:55 ?775次閱讀

    博格華納亮相第十七屆國際汽車動力系統(tǒng)技術年會

    此前,2025年6月12-13日,第十七屆國際汽車動力系統(tǒng)技術年會在江蘇南通舉行。
    的頭像 發(fā)表于 06-25 10:28 ?884次閱讀

    第十七章 SPI——讀寫串行FLASH

    本章介紹SPI協(xié)議,其為高速全雙工通信總線,含物理層、協(xié)議層內容,還講解W55MH32的SPI特性、初始化及DMA相關配置。
    的頭像 發(fā)表于 06-19 17:06 ?1039次閱讀
    <b class='flag-5'>第十七章</b> SPI——讀寫串行FLASH

    智多晶PLL使用注意事項

    FPGA設計中,PLL(鎖相環(huán))模塊作為核心時鐘管理單元,通過靈活的倍頻、分頻和相位調整功能,為系統(tǒng)提供多路高精度時鐘信號。它不僅解決了時序同步問題,還能有效消除時鐘偏移,提升系統(tǒng)穩(wěn)定性。本文將深入探討智多晶PLL在實際應用中的關鍵注意事項,幫助
    的頭像 發(fā)表于 06-13 16:37 ?1239次閱讀
    智多晶PLL使用<b class='flag-5'>注意事項</b>

    第十七章 SPI

    本篇文章介紹了W55MH32的SPI接口,可工作于SPI或I2S模式,支持半 / 全雙工、主從操作,具可編程時鐘極性/相位等特征。闡述了主從模式配置、DMA 通信等,介紹相關例程用于驗證數(shù)據(jù)傳輸功能。
    的頭像 發(fā)表于 05-28 17:29 ?925次閱讀
    <b class='flag-5'>第十七章</b> SPI

    Xilinx Ultrascale系列FPGA的時鐘資源與架構解析

    Ultrascale是賽靈思開發(fā)的支持包含步進功能的增強型FPGA架構,相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個系列:Kintex和Virtex
    的頭像 發(fā)表于 04-24 11:29 ?2031次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的時鐘資源與架構解析

    智多晶DDR Controller使用注意事項

    最后一期我們主要介紹智多晶DDR Controller使用時的注意事項。
    的頭像 發(fā)表于 01-24 11:14 ?1333次閱讀
    智多晶DDR Controller使用<b class='flag-5'>注意事項</b>

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊.pdf》資料免費下載
    發(fā)表于 12-30 14:37 ?3次下載