原創(chuàng)聲明:
本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權歸本公司所有,如需轉載,需授權并注明出處。
適用于板卡型號:
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG
1. 軟件環(huán)境
軟件開發(fā)環(huán)境基于Vivado 2020.1
2. 硬件環(huán)境
| 開發(fā)板型號 | 芯片型號 |
| AXU2CGA | xczu2cg-sfvc784-1-e |
| AXU2CGB | xczu2cg-sfvc784-1-e |
3. 批處理下載QSPI Flash
所有的工程目錄下都有個bootimage文件夾,存放了對應的BOOT.bin文件,可將此文件拷貝到Vitis_image_download文件夾,覆蓋原有的BOOT.bin。也可以把BOOT.bin放到SD卡啟動驗證功能

vitis_image_download文件夾在course_s2目錄下面,進入文件夾,右鍵點擊program_qspi.bat,打開編輯


將program_flash路徑改成自己的軟件安裝路徑,保存并關閉。

雙擊program_qspi.bat,即可下載BOOT.BIN到QSPI FLASH,建議用JTAG模式下載。

也可以采用SD卡啟動方法,把BOOT.bin文件拷貝到SD內啟動。
4. 批處理建立Vitis工程
由于Vitis工程編譯后占用空間較大,因此為了節(jié)省大家寶貴的時間,我們提供了Vitis工程的批處理tcl腳本,在每個工程下都有個vitis文件夾,里面包含硬件描述文件xx.xsa,以及自動創(chuàng)建工程的腳本

大家需要做的是編輯auto_create_vitis文件夾中的build_vitis.bat文件

將黃色框中的xsct.bat路徑換成自己安裝的路徑,路徑為xx\Vitis\2020.1\bin\xsct.bat

保存之后,再雙擊build_vitis.bat就可以創(chuàng)建工程了
編譯結束,按任意鍵退出

打開Vitis軟件,選擇工程路徑,Launch

打開后,關閉Welcom界面

工程即可使用

-
FPGA
+關注
關注
1654文章
22273瀏覽量
629864 -
編譯
+關注
關注
0文章
685瀏覽量
34933 -
Zynq
+關注
關注
10文章
625瀏覽量
49207 -
MPSoC
+關注
關注
0文章
202瀏覽量
25050 -
Vitis
+關注
關注
0文章
154瀏覽量
8253
發(fā)布評論請先 登錄
雙Zynq MPSoC PS側PCIe高速DMA互連解決方案
AMD Spartan UltraScale+ FPGA的優(yōu)勢和亮點
璞致電子 UltraScale+ RFSoC 架構下的軟件無線電旗艦開發(fā)平臺
中海達亮相第十七屆中國國際現(xiàn)代化鐵路技術裝備展覽會
??低暳料?b class='flag-5'>第十七屆中國國際現(xiàn)代化鐵路技術裝備展
高華科技亮相第十七屆中國國際現(xiàn)代化鐵路技術裝備展覽會
RECOM即將亮相第十七屆中國國際現(xiàn)代化鐵路技術裝備展
環(huán)旭電子亮相第十七屆國際汽車動力系統(tǒng)技術年會
博格華納亮相第十七屆國際汽車動力系統(tǒng)技術年會
智多晶PLL使用注意事項
第十七章 SPI
Xilinx Ultrascale系列FPGA的時鐘資源與架構解析

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis準備工程及注意事項
評論