日益發(fā)展的技術(shù)對(duì)芯片電壓測(cè)試的挑戰(zhàn)

隨著5G、車聯(lián)網(wǎng)等技術(shù)的飛速發(fā)展，信號(hào)的傳輸速度越來(lái)越快，集成電路芯片的供電電壓隨之越來(lái)越小。早期芯片的供電通常是5V和3.3V，而現(xiàn)在高速IC的供電電壓已經(jīng)到了2.5V、1.8V或1.5V，有的芯片的核電壓甚至到了1V。芯片的供電電壓越小，電壓波動(dòng)的容忍度也變得越苛刻。對(duì)于這類供電電壓較小的高速芯片的電壓測(cè)試用電源噪聲表示，測(cè)求要求從±5%到 ±-1.5%，乃至更低。

圖1 日益發(fā)展的技術(shù)對(duì)芯片電壓測(cè)試的挑戰(zhàn) 如果芯片的電源噪聲沒有達(dá)到規(guī)范要求，就會(huì)影響產(chǎn)品的性能，乃至整機(jī)可靠性。因此工程師需要準(zhǔn)確地測(cè)量現(xiàn)代電路產(chǎn)品中的芯片電壓的電源噪聲。

2芯片電源噪聲的特點(diǎn)

2.1 更小幅度，更高頻率 以往電源噪聲的要求維持在幾十mV的量級(jí)，而隨著芯片電壓的降低，很多芯片的電源噪聲已經(jīng)到了mV的量級(jí)，某些電源敏感的芯片要求甚至到了百uV的量級(jí)。直流電源上的噪聲是數(shù)字系統(tǒng)中時(shí)鐘和數(shù)據(jù)抖動(dòng)的主要來(lái)源。處理器、內(nèi)存等芯片對(duì)直流電源的動(dòng)態(tài)負(fù)載隨著各自時(shí)鐘頻率而發(fā)生，并可能在直流電源上耦合高速瞬態(tài)變化和噪聲，它們包含了1 GHz以上的頻率成分。

因此與傳統(tǒng)的電源相比，芯片電源的噪聲具有頻率高/幅度小等特點(diǎn)，這就為了工程師準(zhǔn)確地測(cè)得芯片的電源噪聲帶來(lái)了挑戰(zhàn)。

表1 傳統(tǒng)電源和芯片電源頻率和噪聲范圍

2.2 電源分布網(wǎng)絡(luò)（PDN）引入的噪聲干擾 為了保證電路上各個(gè)芯片的供電，電源分布網(wǎng)絡(luò)（PDN）遍布整個(gè)PCB。如果電源分布網(wǎng)絡(luò)靠近時(shí)鐘或者數(shù)據(jù)的PCB走線，那么時(shí)鐘/數(shù)據(jù)的變化會(huì)耦合到電源分布網(wǎng)絡(luò)上，也會(huì)成為電源噪聲的來(lái)源。在這種情況下，工程師還需要定位電源噪聲的來(lái)源，以便后續(xù)調(diào)整PCB的布局和布線，減少PDN網(wǎng)絡(luò)受到的干擾。

圖2 時(shí)鐘/數(shù)據(jù)傳輸線耦合到電源分布網(wǎng)絡(luò)的干擾

3

影響電源噪聲測(cè)試準(zhǔn)確性的因素

示波器是電源噪聲測(cè)試的重要儀器。為了能夠準(zhǔn)確地測(cè)量GHz帶寬內(nèi)mV級(jí)別的電源噪聲，并定位干擾電源分布網(wǎng)絡(luò)的噪聲來(lái)源，需要考慮如下因素：示波器的底噪，探頭的衰減比，示波器的偏置補(bǔ)償能力，探頭的探接方式，以及示波器的FFT能力等等。

3.1 示波器底噪 示波器本身是有噪聲的。當(dāng)示波器測(cè)試電源噪聲時(shí)，其底噪會(huì)附加到被測(cè)的電源噪聲上，進(jìn)而影響電源噪聲的測(cè)試結(jié)果。

圖3 示波器底噪對(duì)電源噪聲測(cè)試結(jié)果的影響

3.2 探頭的衰減比

目前最常用的500MHz帶寬的無(wú)源探頭的衰減比為10:1，其會(huì)放大示波器的底噪，影響電源噪聲測(cè)試的不確定性。

如果用傳統(tǒng)的衰減比為1:1的無(wú)源探頭，可以避免放大示波器的底噪。但是這種探頭的帶寬一般在38MHz，無(wú)法測(cè)到更高頻率的電源噪聲。同樣會(huì)影響電源噪聲測(cè)試的不確定性。

所以，為了準(zhǔn)確測(cè)量電源噪聲，需要一款衰減比為1:1，帶寬到GHz的探頭。

圖4 探頭的衰減比對(duì)電源噪聲測(cè)試的影響

3.3 示波器的偏置補(bǔ)償能力

電源噪聲是疊加在芯片直流電壓上的噪聲，為此需要將示波器的偏置電壓設(shè)到與直流電壓相等的水平，再測(cè)量電源的噪聲。例如某芯片的供電電壓是3.3V，首先將示波器的偏置電壓調(diào)到3.3V，然后再測(cè)試3.3V直流電源上的噪聲波動(dòng)，但是示波器在該偏置電壓的垂直擋位會(huì)受限，一般只能到20mV/div，用來(lái)測(cè)試mV級(jí)別的電源噪聲，會(huì)帶來(lái)很大的誤差。

為了解決類似問(wèn)題，有的工程師使用隔直電容去除直流，但會(huì)導(dǎo)致直流電源壓縮和丟失低頻漂移信息。如果電容值選取不當(dāng)，還會(huì)影響高頻能量。

圖5示波器的偏置補(bǔ)償能力受限

圖6 隔直電容影響低頻信息

3.4 探頭的探接方式 電路形態(tài)各異，需要有更靈活的方法來(lái)進(jìn)行信號(hào)的探接。探接的穩(wěn)定性和寄生參數(shù)對(duì)被測(cè)電源電路的影響不可忽視，所以需要盡量貼近芯片的管腳，并使用短地線。

圖7 貼近芯片管腳，使用短地線

3.5 示波器的FFT能力 由于電源分布網(wǎng)絡(luò)PDN會(huì)受到干擾噪聲的來(lái)源，因此需要示波器具有強(qiáng)大的FFT分析能力，以便分析的干擾噪聲的頻率，進(jìn)而排查噪聲的源頭。

圖8 FFT分析電源噪聲的頻譜

4羅德與施瓦茨（R&S）的芯片電源測(cè)試方案 為了準(zhǔn)確地測(cè)量芯片的電源噪聲，羅德與施瓦茨公司（R&S公司）提供了示波器主機(jī)和Power Rail電源軌探頭。

4.1 測(cè)試儀器 R&S公司推出的RTO/RTE系列示波器，具有百uV級(jí)別底噪，在標(biāo)稱帶寬內(nèi)具有1mV/div的垂直擋位（硬件實(shí)現(xiàn)，非放大），并具有強(qiáng)大的具備硬件數(shù)字下變頻器（DDC）實(shí)現(xiàn)的準(zhǔn)實(shí)時(shí)頻譜分析功能，可以幫助工程師準(zhǔn)確地測(cè)量電源噪聲，并排查干擾噪聲的來(lái)源。

圖9 RTO示波器（左）和RTE示波器（右）

Power Rail電源軌探頭RT-ZPR20（2GHz） / RT-ZPR40（3.5GHz）具有優(yōu)異的性能，專門位為電源測(cè)試量身打造。

在2GHz/3.5GHz帶寬內(nèi)具備標(biāo)準(zhǔn)化的衰減比，保證能夠測(cè)試到GHz帶寬mV級(jí)別的電源噪聲；

探頭內(nèi)置+/-60V的偏置能力，提升測(cè)試系統(tǒng)的偏置補(bǔ)償能力；

探頭具有50 kΩ 的高直流輸入阻抗，可最大程度地降低對(duì)待測(cè)電源的干擾；

探頭內(nèi)部集成式 16 位數(shù)字電壓計(jì)功能可同步讀取每路電源的直流電壓數(shù)值，并可一鍵精準(zhǔn)設(shè)置示波器的偏置電壓；

專用的同軸探測(cè)線纜可焊接到電源濾波電容的兩端，標(biāo)配的點(diǎn)測(cè)附件則便于PCB上不同位置的輕松探測(cè)。

原文標(biāo)題：如何準(zhǔn)確地測(cè)量芯片的電源噪聲

文章出處：【微信公眾號(hào)：電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq