文章來源：Jeff的芯片世界

原文作者：Jeff的芯片世界

本文介紹了邏輯內(nèi)建自測試（LBIST）的概念、背景、原理、優(yōu)缺點(diǎn)和應(yīng)用。

隨著半導(dǎo)體工藝的不斷進(jìn)步，芯片集成度呈指數(shù)級增長，測試成本與測試效率已成為行業(yè)面臨的核心挑戰(zhàn)。傳統(tǒng)依賴外部自動測試設(shè)備（ATE）的方法不僅費(fèi)用高昂，且難以覆蓋芯片內(nèi)部大量不可直接訪問的電路節(jié)點(diǎn)。邏輯內(nèi)建自測試（LBIST）技術(shù)應(yīng)運(yùn)而生，它通過將測試電路植入芯片內(nèi)部，使芯片能夠?qū)ψ陨磉壿嬰娐愤M(jìn)行自主檢測，顯著降低了對ATE的依賴，在汽車電子、航空航天等高可靠性領(lǐng)域成為關(guān)鍵技術(shù)。

LBIST的基本概念與背景

LBIST全稱為Logic Built-in Self-Test，即邏輯內(nèi)建自測試，是一種在芯片設(shè)計階段集成到電路中的專用測試結(jié)構(gòu)，旨在對芯片內(nèi)部的隨機(jī)邏輯電路進(jìn)行自主檢測。其核心理念是將測試功能內(nèi)嵌于芯片設(shè)計之中，使芯片像擁有“免疫系統(tǒng)”一樣，在出廠后甚至服役期間能夠自行進(jìn)行“體檢”，及時發(fā)現(xiàn)制造缺陷或老化故障。與傳統(tǒng)測試方法相比，LBIST解決了多個挑戰(zhàn)：首先，它降低了對昂貴ATE設(shè)備的依賴；其次，它能夠覆蓋那些沒有直接連接到外部引腳的嵌入式邏輯節(jié)點(diǎn)；此外，它支持接近芯片實際工作頻率的高速測試，這是許多ATE設(shè)備難以實現(xiàn)的。

LBIST與存儲器內(nèi)建自測試（MBIST）共同構(gòu)成了BIST技術(shù)的兩大支柱，但LBIST專注于數(shù)字邏輯電路的測試，包括處理器核心、組合邏輯、時序邏輯等。與MBIST針對存儲器的特定測試算法不同，LBIST主要采用偽隨機(jī)測試向量生成與響應(yīng)分析技術(shù)，以適應(yīng)數(shù)字邏輯電路的多樣性和復(fù)雜性。

LBIST的工作原理與核心架構(gòu)

LBIST的實現(xiàn)依賴于一套精心設(shè)計的硬件架構(gòu)和系統(tǒng)化的工作流程。其核心組件包括偽隨機(jī)模式生成器（PRPG）、掃描鏈、多輸入簽名寄存器（MISR）以及BIST控制器。PRPG通?；诰€性反饋移位寄存器（LFSR）生成偽隨機(jī)測試序列，作為測試激勵的源頭；為了增強(qiáng)隨機(jī)性，有時還會加入移相器。掃描鏈?zhǔn)沁B接PRPG與被測邏輯的通道，在測試模式下，芯片內(nèi)部的寄存器被重新配置為串行移位鏈路，使測試向量能夠高效加載到內(nèi)部，同時將響應(yīng)結(jié)果捕獲并傳出。MISR負(fù)責(zé)將大量的輸出響應(yīng)壓縮成一個固定的“簽名”，與預(yù)先計算的無故障電路簽名進(jìn)行比對，從而判斷測試通過與否。BIST控制器則作為整個系統(tǒng)的“大腦”，協(xié)調(diào)測試的啟停、模式切換、結(jié)果比對和狀態(tài)報告。

LBIST的測試過程遵循嚴(yán)謹(jǐn)?shù)男蛄校菏紫冗M(jìn)入初始化階段，控制器接收啟動信號，切換芯片到測試模式，掃描鏈復(fù)位，PRPG加載初始種子，MISR清零；隨后進(jìn)入向量加載與應(yīng)用階段，PRPG生成的偽隨機(jī)測試向量通過掃描鏈加載到被測邏輯的輸入寄存器，并應(yīng)用功能時鐘周期使向量在被測邏輯中傳播；接著是響應(yīng)捕獲與壓縮階段，輸出響應(yīng)被捕獲到輸出寄存器，然后通過掃描鏈移位到MISR中進(jìn)行壓縮，這一過程重復(fù)進(jìn)行直到生成足夠數(shù)量的測試向量；最后是結(jié)果比對與恢復(fù)階段，MISR產(chǎn)生的最終簽名與預(yù)存的“黃金簽名”比對，控制器根據(jù)比對結(jié)果生成Pass/Fail信號，并切換芯片回正常工作模式。整個過程中，LBIST利用芯片自身的時鐘和資源實現(xiàn)了高速測試，有助于檢測僅在高頻下出現(xiàn)的時序故障。在實際芯片如英飛凌TC3xx系列中，LBIST執(zhí)行完成后通常會觸發(fā)系統(tǒng)熱復(fù)位，然后軟件在啟動過程中檢查測試結(jié)果。

LBIST的技術(shù)優(yōu)勢與局限性

LBIST之所以在高端芯片中得到廣泛應(yīng)用，是因為它解決了傳統(tǒng)測試方法的多個痛點(diǎn)。其核心優(yōu)勢體現(xiàn)在以下幾個方面：首先，顯著降低測試成本。傳統(tǒng)ATE設(shè)備價格昂貴，且測試時間隨電路復(fù)雜度增加而線性增長，LBIST通過將測試功能內(nèi)置，減少了對昂貴ATE設(shè)備的依賴，特別適合大規(guī)模量產(chǎn)芯片的測試。其次，實現(xiàn)真正的高速測試。LBIST使用芯片的功能時鐘進(jìn)行測試，能夠檢測出僅在高頻下出現(xiàn)的時序故障，這對于現(xiàn)代高速芯片至關(guān)重要。第三，支持現(xiàn)場自檢與持續(xù)監(jiān)控。LBIST不僅用于制造測試，還能在芯片現(xiàn)場運(yùn)行期間進(jìn)行定期健康檢查，符合ISO 26262等功能安全標(biāo)準(zhǔn)的要求。第四，解決不可達(dá)節(jié)點(diǎn)測試難題。對于沒有直接連接到外部引腳的嵌入式邏輯模塊，LBIST通過內(nèi)部測試結(jié)構(gòu)實現(xiàn)了深度覆蓋。第五，面積效率高。與MBIST通常需要3%-5%的面積開銷相比，LBIST通過復(fù)用芯片已有的掃描鏈等DFT資源，面積開銷通?？煽刂圃?%以下。

然而，LBIST也存在一些技術(shù)挑戰(zhàn)和局限性。首先，測試覆蓋率存在盲點(diǎn)。由于采用偽隨機(jī)測試向量，LBIST對某些特定故障（如某些橋接故障、冗余邏輯故障）的覆蓋率可能不足，雖然可以通過加權(quán)LFSR、測試點(diǎn)插入等技術(shù)緩解，但難以完全消除。其次，面積與功耗開銷。盡管相對面積開銷較小，但LBIST仍需額外的測試電路，且測試期間功耗通常高于正常功能模式，可能影響測試穩(wěn)定性。第三，測試時間較長。為了達(dá)到足夠的故障覆蓋率，LBIST需要生成大量偽隨機(jī)測試向量，對于復(fù)雜邏輯，測試時間可能達(dá)到毫秒級，成為瓶頸。第四，診斷能力有限。MISR的響應(yīng)壓縮過程會丟失原始響應(yīng)信息，使得故障精確定位困難，通常需要額外診斷技術(shù)。第五，設(shè)計復(fù)雜度增加。LBIST插入需要額外的設(shè)計和驗證工作，增加了設(shè)計流程的復(fù)雜度。為應(yīng)對這些挑戰(zhàn)，業(yè)界已開發(fā)出混合LBIST（結(jié)合偽隨機(jī)向量與確定性向量）和選擇性LBIST（針對關(guān)鍵邏輯實施測試）等方法，以平衡覆蓋率、開銷與測試時間。

LBIST的實際應(yīng)用場景

LBIST因其獨(dú)特優(yōu)勢，在多個對可靠性和安全性要求極高的領(lǐng)域找到了廣泛應(yīng)用。在汽車電子領(lǐng)域，尤其是發(fā)動機(jī)控制、高級駕駛輔助系統(tǒng)（ADAS）等安全關(guān)鍵應(yīng)用中，LBIST是滿足ISO 26262功能安全標(biāo)準(zhǔn)要求的關(guān)鍵技術(shù)。以英飛凌TC3xx系列芯片為例，LBIST被用于檢測MCU內(nèi)部邏輯電路的潛伏故障，支持上電自檢和周期性自檢兩種模式，確保在檢測到潛在故障時系統(tǒng)能及時進(jìn)入安全狀態(tài)。在高可靠性計算場景中，如航空航天、工業(yè)控制和醫(yī)療設(shè)備，芯片需在惡劣環(huán)境下長期穩(wěn)定運(yùn)行，定期執(zhí)行的LBIST能夠及時檢測輻射等因素引起的瞬態(tài)故障，確保系統(tǒng)可靠性，其測試結(jié)果還可用于系統(tǒng)健康預(yù)測。在現(xiàn)代高性能處理器與AI加速器中，LBIST解決了傳統(tǒng)測試方法難以應(yīng)對的挑戰(zhàn)，這些芯片通常包含深流水線、非規(guī)則邏輯結(jié)構(gòu)以及手工優(yōu)化電路，傳統(tǒng)掃描測試覆蓋率低且測試模式數(shù)量爆炸式增長，而LBIST的偽隨機(jī)測試特性特別適合這類復(fù)雜邏輯的測試需求，例如在AI加速器中，LBIST可以并行測試高度并行的計算單元，顯著縮短測試時間，同時其高速測試能力確保了處理器在其標(biāo)稱頻率下的可靠性。

邏輯內(nèi)建自測試技術(shù)代表了芯片測試領(lǐng)域的重要范式轉(zhuǎn)變，從依賴外部設(shè)備轉(zhuǎn)向芯片自我診斷。通過將測試功能集成到芯片內(nèi)部，LBIST不僅降低了測試成本，還實現(xiàn)了傳統(tǒng)方法難以企及的高速測試和現(xiàn)場監(jiān)控能力。盡管存在覆蓋率盲點(diǎn)、面積開銷等挑戰(zhàn)，但通過持續(xù)的技術(shù)創(chuàng)新，LBIST仍在不斷擴(kuò)展其應(yīng)用邊界，為芯片的高質(zhì)量和高可靠性提供有力保障。