設(shè)計工程師更喜歡靈活地進(jìn)行設(shè)計。原因很多，而且很明顯：今天你可能不知道芯片明天將被如何使用 - 最好在確定如何使用之前，延遲進(jìn)行具體的設(shè)定。你可能要到設(shè)計接近完成時才能完全了解設(shè)計，過早的優(yōu)化可能會使你陷入困境。還有更多實際的考慮因素：想要說服利益相關(guān)方同意滿足一系列嚴(yán)格的設(shè)計要求有時很難。允許將艱難的決定緩一些時間總是更好的。

因此，解決方法通常是增加更多的設(shè)計靈活性而不是減少靈活性。這意味著允許通過軟件來配置系統(tǒng)，目前來講，允許使用嵌入式可編程資源（嵌入式FPGA塊等）來直接配置硬件本身。

但是在后摩爾時代，在芯片設(shè)計和實際操作中還存在其他壓力，其中一些壓力越來越明顯。

隨著工藝收縮的時間變長，以及新技術(shù)的成本不斷上升，大家越來越關(guān)注最大限度地利用現(xiàn)有的技術(shù)。對于一些設(shè)計人員來說，采用隨時間推移而成本降低并功能增加的現(xiàn)成元件這個策略，現(xiàn)在看來是有缺陷的。設(shè)計人員現(xiàn)在尋求定制芯片，定制解決方案可以通過量身的架構(gòu)設(shè)計解決特定問題，并實現(xiàn)持續(xù)的成本節(jié)省和功能增加。雖然說在一些解決方案中內(nèi)置靈活性是個好主意，但是通常情況下，如果已知問題范圍，則可以設(shè)計出一種芯片在不浪費額外靈活性的情況下來解決這些需求。

Dialog定制ASIC – 為您節(jié)省成本

在最終解決方案中，對芯片的靈活部分進(jìn)行編程所需的人員團隊也涉及成本。這些團隊通常在最終客戶的機構(gòu)中，而芯片是由其他公司設(shè)計的，因此這些團隊必須了解其未參與設(shè)計的芯片，并為之開發(fā)代碼。這意味著需要花費時間和資金來組建這些團隊，以使他們了解芯片設(shè)計的細(xì)節(jié)。

總的來說，單是使用芯片的設(shè)計靈活性來定制一個解決方案，對于設(shè)計人員和最終用戶來說就是不小的潛在成本了，而實際上，這項功能其實可以從一開始就決定并將其融入到芯片設(shè)計中。

當(dāng)然，有些設(shè)計需要很多的靈活性，例如，支持新標(biāo)準(zhǔn)。比如，你正在進(jìn)行的設(shè)計中遵循的標(biāo)準(zhǔn)可能仍在制定和不斷變化中，但是你想讓自己的產(chǎn)品能搶先進(jìn)入市場。因此，你或許希望將一些尚未商定的設(shè)計細(xì)節(jié)留在FPGA中，這樣可以在芯片制造后對其進(jìn)行更改。當(dāng)然，這會涉及一些成本，但可以使您的產(chǎn)品搶占市場先機。

多年來，在SoC中嵌入處理器一直是主要的方式，就是因為采用通用處理器比在硬件中直接復(fù)制復(fù)雜的邏輯更具成本效益，尤其是當(dāng)運行的軟件可能需要在晚些時間進(jìn)行更改的情況下。類似地，在某些情況下，你需要專用的硬件，而這個硬件需求會發(fā)生變化。在這種情況下，允許硬件可以重新進(jìn)行配置，將節(jié)省芯片面積并實現(xiàn)更精巧的設(shè)計。但是，這種用例盡管很重要，但一般來說比較少，市場上大多數(shù)芯片都不需要這種級別的可重新配置性。

事實上，我們要做的是事先了解正在設(shè)計的芯片的問題范圍，并就芯片將有什么功能和沒有什么功能做出權(quán)衡利弊后的決定。通過提前完成這項工作，你可以獲得價格較低的芯片，而最終客戶只需花費最少的工作量就可以使用它。這樣，你可以使產(chǎn)品更快的進(jìn)入市場，而且價格更便宜。

在過去的時代，添加更多技術(shù)可以幫助延遲進(jìn)行艱難的決策。在后摩爾時代，更好的設(shè)計工程和更好的架構(gòu)是通往成功的道路。在Dialog半導(dǎo)體公司，我們在ASIC定義過程中通過全面了解探索，使我們?yōu)榭蛻籼峁┑腁SIC不僅滿足芯片當(dāng)前的功能要求，而且能夠經(jīng)得起未來潛在的考驗。

責(zé)任編輯：lq