chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx正在極大地發(fā)展FPGA市場

我快閉嘴 ? 來源:半導(dǎo)體行業(yè)觀察 ? 作者:半導(dǎo)體行業(yè)觀察 ? 2021-02-25 14:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

賽靈思本周針對數(shù)據(jù)中心發(fā)布了一系列聲明,例如該公司推出了新系列的可編程網(wǎng)絡(luò)100Gb / s SmartNIC接口卡,“ SmartWorld AI”視頻分析解決方案、算法交易框架以及Xilinx App Store。綜上所述,它們充分利用了Xilinx的長期“數(shù)據(jù)中心優(yōu)先”策略。而且,從更宏觀的角度來看,它們代表著戰(zhàn)略的實施,以極大地發(fā)展FPGA市場。

隨著數(shù)據(jù)速率的飛漲,聯(lián)網(wǎng)任務(wù)消耗了越來越多的CPU能力。新型SN1000 SmartNIC的目標(biāo)是將這些任務(wù)轉(zhuǎn)移到網(wǎng)絡(luò)接口卡(NIC)中的FPGA上完成。軟件定義網(wǎng)絡(luò)的趨勢已使業(yè)界使用P4,C和C ++進行配置的一些公認(rèn)標(biāo)準(zhǔn)。Xililnx借助其Vitis網(wǎng)絡(luò)平臺支持了這些技術(shù),以允許軟件開發(fā)人員創(chuàng)建網(wǎng)絡(luò)功能,協(xié)議和應(yīng)用程序,從而利用SN1000中的FPGA加速功能,而無需學(xué)習(xí)在底層FPGA中設(shè)計加速器。這將使團隊能夠利用具有零摩擦接口的FPGA的加速功能。

這項新產(chǎn)品可在更大程度上確保網(wǎng)絡(luò)硬件的前瞻性,從而使標(biāo)準(zhǔn)和協(xié)議得以發(fā)展,而無需更換網(wǎng)卡。SN1000為廣泛的網(wǎng)絡(luò),安全性和存儲應(yīng)用打開了硬件加速之門,例如Open vSwitch,虛擬化加速(Virtio.net),IPsec,kTLS,SSL / TLS,Virtio.blk,基于TCP的NVMe,Ceph以及壓縮和加密服務(wù)。

SN1000基于Xilinx XCU26 FPGA,它使用該公司的16nm UltraScale + FPGA架構(gòu),在其中還包括了一個16核Arm處理器。SN1000 SmartNIC具有雙QSFP端口,可實現(xiàn)10/25 / 100Gb / s連接和PCIe Gen 4互連。SN1000采用全高,半長(FHHL)尺寸,并在標(biāo)準(zhǔn)75瓦功率范圍內(nèi)工作。

轉(zhuǎn)向應(yīng)用程序加速,Xilinx宣布了基于其Alveo加速器卡的所謂“ SmartWorld AI”視頻分析解決方案。SmartWorld AI是與合作伙伴生態(tài)系統(tǒng)合作創(chuàng)建的,它專注于對延遲敏感的視頻分析應(yīng)用,旨在通過單個卡上的多個神經(jīng)網(wǎng)絡(luò)提供確定性的100ms以下的管道延遲。該解決方案由視頻機器學(xué)習(xí)流服務(wù)器(VMSS)提供支持。Xilinx稱,對于此類對延遲敏感的AI視頻分析應(yīng)用,該解決方案提供的所有總擁有成本(TCO)是目前任何可用的解決方案中最低的。

迄今為止,可用的Smart World生態(tài)系統(tǒng)產(chǎn)品包括Aupera的“智能城市”和“智能零售”應(yīng)用,這些應(yīng)用將Aupera的現(xiàn)有技術(shù)應(yīng)用于Xilinx的Alveo卡。Mipsology提供了一個工具集,用于將最初針對GPU的AI應(yīng)用遷移到Alveo,以及即插即用的高性能AI推理。DeepAI使用Alveo加速器在邊緣提供AI訓(xùn)練,聲稱與GPU解決方案相比,每項成本優(yōu)勢的性能則提高了10倍。

同樣,他們的目標(biāo)是不需要終端用戶具備資深的專家團隊,就可以組成FPGA的交鑰匙解決方案,從而利用基于FPGA的加速的性能提高,延遲減少和功耗優(yōu)勢。

如果您要進行高速交易(HVT),那么,這并不意味著要讓您的經(jīng)紀(jì)人進行快速撥號,您會對Xilinx的新型低延遲電子交易解決方案感興趣。該公司再次基于Xilinx的Alveo加速器卡,在Vitis開發(fā)環(huán)境中添加了加速算法交易(AAT)擴展,使軟件開發(fā)人員能夠快速創(chuàng)建具有亞微秒級交易性能的新交易算法。這繞過了通常要求引入一組硬件工程師以基于算法更改來實現(xiàn)加速的要求。

最后,Xilinx宣布了FPGA App Store,它可以滿足您的期望。該公司聲稱,這是業(yè)界首個FPGA應(yīng)用商店,從技術(shù)上講這是正確的,盡管過去肯定有基于FPGA的設(shè)計和IP解決方案的市場。FPGA應(yīng)用商店將以“從Smart World AI視頻分析到反洗錢和實時視頻轉(zhuǎn)碼的立即部署加速應(yīng)用程序啟動”。這個期待已久的市場可能是將FPGA解鎖到更大市場的關(guān)鍵。

試想一下,如果智能手機在啟動時僅具有用于創(chuàng)建自己的應(yīng)用程序的硬件平臺和開發(fā)環(huán)境,而沒有供普通的Joe下載常規(guī)應(yīng)用程序的應(yīng)用程序商店。當(dāng)然,智能手機市場的增長會慢得多……有點像FPGA市場那樣。

賽靈思已經(jīng)成為FPGA的領(lǐng)先供應(yīng)商已有幾十年了,他們已經(jīng)從各個角度努力,試圖從FPGA市場平庸的詛咒中解脫出來。FPGA公司為使FPGA易于編程而采用的策略清單很長而且很出色。當(dāng)然,他們一直在努力使工具更易于使用,但這并不能解決理解HDL代碼的根本挑戰(zhàn)。他們提供了廣泛的預(yù)先設(shè)計的IP塊庫,以使設(shè)計過程更容易拖放,但是僅通過將塊插入在一起就幾乎無法創(chuàng)建有用的實際設(shè)計。他們引入了HLS工具,試圖將編程抽象的水平提高到對軟件工程師來說合理的水平,

在市場方面,除了FPGA以外,賽靈思還付出了無數(shù)的努力來重新定位FPGA。如果將處理器和FPGA組合在一起并簡單地稱為“ SoC”,那么這將可以消除FPGA設(shè)計中的恐懼因素嗎?原來答案是否定的。世界上所有的營銷誤導(dǎo)仍然導(dǎo)致客戶在意識到利用芯片的可編程邏輯部分所涉及的內(nèi)容時保持距離。

這些策略中最有前途的實際上是從銷售組件(和相關(guān)的設(shè)計軟件)轉(zhuǎn)向銷售解決方案。例如,如果您需要數(shù)千個網(wǎng)絡(luò)接口卡來插入數(shù)據(jù)中心的服務(wù)器,那么您實際上并不需要知道FPGA是解決方案的核心,就可以完成繁重的工作。如果FPGA公司本身與戰(zhàn)略合作伙伴合作,可以生產(chǎn)出完整的,交鑰匙的解決方案,從而利用FPGA的功能而無需客戶進行任何FPGA設(shè)計工作,那么他們可以為其設(shè)備開拓廣闊的新市場。

但他們面臨的挑戰(zhàn)是,一家數(shù)十年來通過為從事定制設(shè)計的工程師提供芯片,工具和支持而賴以生存的FPGA公司必須接管他們最成功的客戶的角色。他們與生態(tài)系統(tǒng)合作伙伴一起,需要使用自己的產(chǎn)品,并利用自己在技術(shù)上的內(nèi)部專業(yè)知識來設(shè)計最終解決方案。然后,在某種程度上,他們最終將實際上與自己的長期客戶競爭。問題是,那些客戶已經(jīng)具有將解決方案銷售到FPGA公司正試圖培育的市場的豐富經(jīng)驗。

當(dāng)Xilinx嘗試從組件,工具和服務(wù)提供者到解決方案提供者和生態(tài)系統(tǒng)管理者的過渡時,這一切將變得很有意思。
責(zé)任編輯:tzh

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1664

    文章

    22508

    瀏覽量

    639476
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1798

    瀏覽量

    133676
  • gpu
    gpu
    +關(guān)注

    關(guān)注

    28

    文章

    5283

    瀏覽量

    136094
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2208

    瀏覽量

    131965
  • 可編程
    +關(guān)注

    關(guān)注

    2

    文章

    1334

    瀏覽量

    41557
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Xilinx FPGA中的混合模式時鐘管理器MMCME2_ADV詳解

    FPGA 的浩瀚宇宙中,時鐘系統(tǒng)不僅是驅(qū)動邏輯運轉(zhuǎn)的“心臟”,更是決定系統(tǒng)穩(wěn)定性與性能上限的“指揮棒”。對于 Xilinx 7 系列 FPGA 開發(fā)者而言,如果僅滿足于使用 Clocking Wizard IP 核點點鼠標(biāo),
    的頭像 發(fā)表于 04-10 11:20 ?221次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>中的混合模式時鐘管理器MMCME2_ADV詳解

    賽靈思FPGA電源解決方案全解析

    賽靈思FPGA電源解決方案全解析 在當(dāng)今的電子設(shè)計領(lǐng)域,現(xiàn)場可編程門陣列(FPGA)憑借其出色的設(shè)計靈活性和較低的工程成本,在眾多應(yīng)用和終端市場中占據(jù)了重要地位。然而,FPGA的電源設(shè)
    的頭像 發(fā)表于 04-02 15:45 ?233次閱讀

    Xilinx器件封裝全方位指南:設(shè)計與應(yīng)用要點解析

    Xilinx器件封裝全方位指南:設(shè)計與應(yīng)用要點解析 在電子設(shè)計領(lǐng)域,器件封裝猶如電子設(shè)備的“外衣”,不僅影響著器件的性能,還對整個系統(tǒng)的穩(wěn)定性和可靠性起著關(guān)鍵作用。Xilinx作為FPGA領(lǐng)域的領(lǐng)軍
    的頭像 發(fā)表于 03-27 11:00 ?207次閱讀

    深入剖析TPS650864:Xilinx MPSoCs和FPGA的理想電源管理方案

    深入剖析TPS650864:Xilinx MPSoCs和FPGA的理想電源管理方案 在電子設(shè)備的設(shè)計中,電源管理是一個至關(guān)重要的環(huán)節(jié),它直接影響著設(shè)備的性能、穩(wěn)定性和效率。今天,我們要深入探討
    的頭像 發(fā)表于 03-16 15:25 ?284次閱讀

    Xilinx FPGA輸入延遲原語介紹

    在高速接口設(shè)計中,時序收斂往往是工程師面臨的最大“噩夢”。當(dāng)數(shù)據(jù)傳輸速率突破 800Mbps 時,微小的 PCB 走線差異都足以讓系統(tǒng)崩潰。本文將深度剖析 Xilinx 7 系列(IDELAYE2)與 UltraScale 系列(IDELAYE3)的底層原理,帶你徹底攻克輸入延遲校準(zhǔn)難題。
    的頭像 發(fā)表于 03-11 09:29 ?2208次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>輸入延遲原語介紹

    Xilinx官方開源FOC電機控制工程解析

    近年來,隨著嵌入式控制與功率電子的融合,基于 FPGA/SoC 的電機控制越來越受到關(guān)注。特別是 矢量控制(Field Oriented Control, FOC),它是高性能電機驅(qū)動(如 BLDC
    的頭像 發(fā)表于 03-02 10:51 ?4295次閱讀
    <b class='flag-5'>Xilinx</b>官方開源FOC電機控制工程解析

    Xilinx FPGA中IDELAYCTRL參考時鐘控制模塊的使用

    IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準(zhǔn)輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時鐘控制模塊。
    的頭像 發(fā)表于 02-26 14:41 ?5187次閱讀

    把握FPGA增長浪潮:高增長垂直領(lǐng)域必然選擇

    全球 FPGA 市場正在進入一個加速發(fā)展階段。根據(jù) MarketsandMarkets 的最新研究報告,全球 FPGA
    的頭像 發(fā)表于 11-30 16:10 ?3485次閱讀
    把握<b class='flag-5'>FPGA</b>增長浪潮:高增長垂直領(lǐng)域必然選擇

    MarketsandMarkets FPGA行業(yè)報告,2026~2030 FPGA市場洞察

    2025年10月,全球知名市場研究與商業(yè)洞察權(quán)威咨詢機構(gòu) MarketsandMarkets 發(fā)布?Field-Programmable Gate Array (FPGA) MarketSize
    的頭像 發(fā)表于 11-20 13:20 ?772次閱讀
    MarketsandMarkets <b class='flag-5'>FPGA</b>行業(yè)報告,2026~2030 <b class='flag-5'>FPGA</b><b class='flag-5'>市場</b>洞察

    使用Xilinx 7系列FPGA的四位乘法器設(shè)計

    (Shinshu University)研究團隊的最新設(shè)計中,一個專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個 LUT + 2 個 CARRY4 塊,關(guān)鍵路徑延遲達(dá)到 2.75 ns。這是一次令人印象深刻的工藝優(yōu)化實踐。
    的頭像 發(fā)表于 11-17 09:49 ?3664次閱讀
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的四位乘法器設(shè)計

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設(shè)計。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設(shè)計中關(guān)鍵的串行通信協(xié)議。介紹了它們的特性、優(yōu)勢和應(yīng)用場景
    的頭像 發(fā)表于 11-14 15:02 ?2817次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信協(xié)議介紹

    請問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    發(fā)表于 11-11 07:44

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過講解不同模式的原理圖連接方式,進而配置用到引腳的含義(手冊上相關(guān)引腳含義有四、五頁,通過本文理解基本上能夠記住所有引腳含義以及使用場景),熟悉xilinx 7系列配置流程,以及設(shè)計原理圖時需要注意的一些事項,比如flash與FPGA的上電時序。
    的頭像 發(fā)表于 08-30 14:35 ?1.1w次閱讀
    一文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費下載
    發(fā)表于 05-30 15:29 ?26次下載

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現(xiàn)高效的移位寄存器(Shift Register)。該 IP 核利用
    的頭像 發(fā)表于 05-14 09:36 ?1300次閱讀