chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

形態(tài)學(xué)濾波算法的FPGA硬件實現(xiàn)

FPGA自習(xí)室 ? 來源:FPGA自習(xí)室 ? 作者:FPGA自習(xí)室 ? 2021-03-03 10:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、背景介紹

基于二值圖像的濾波算法即形態(tài)學(xué)濾波,在圖像目標(biāo)采集的預(yù)處理中經(jīng)常被使用到,針對不同的使用場景涉及到腐蝕、膨脹、開閉運算等處理。實際使用中對于不同的分辨率大小以及模板窗口大小,都要進行代碼的修改去適應(yīng)不同的場景,特別是模板窗口比較大時,代碼改寫工作量就很大。因此,為了減少開發(fā)時間,本文實現(xiàn)了一個通用的算法IP,只需要修改模板窗口大小和工作模式(腐蝕or膨脹)參數(shù)即可,達(dá)到“自適應(yīng)”目的,避免重復(fù)低效的工作。

二、形態(tài)學(xué)濾波原理

形態(tài)學(xué)濾波由腐蝕和膨脹兩種操作組成。首先,腐蝕(Erosion)的核心思想是圖像像素之間進行邏輯與運算,簡單來說,當(dāng)一個包含當(dāng)前像素的結(jié)構(gòu)單元的像素值都為“1”時輸出待處理的的目標(biāo)像素。

若采用窗口實現(xiàn)腐蝕操作,如圖2.1所示:

圖2.1腐蝕效果示意圖

腐蝕的作用:在形態(tài)學(xué)中的腐蝕可以去除圖像中的物體邊界點,清除圖像中比結(jié)構(gòu)元素小的毛刺或者小突起,此外,結(jié)構(gòu)元素越大,腐蝕的面積就越大。所以,可以使用腐蝕運算操作小區(qū)域的非目標(biāo)區(qū)域區(qū)分。

膨脹的核心思想是像素之間進行邏輯或運算,也就是說每個輸入像素在輸出圖像中被替換成結(jié)構(gòu)單元的形狀。當(dāng)結(jié)構(gòu)單元中任何一個像素的灰度值為“1”時,那么輸出窗口內(nèi)的像素都為“1”,此時輸出待處理的目標(biāo)像素。公式可以表示為:

若采用窗口實現(xiàn)膨脹操作,如圖2.2所示:

圖2.2膨脹效果示意圖

膨脹的作用:膨脹運算可以填充圖像中小于結(jié)構(gòu)元素的孔洞以及圖像邊緣部分的一些小凹陷。對于目標(biāo)區(qū)域腐蝕后再膨脹操作就是所謂的開運算。對所選定的目標(biāo)區(qū)域先進行膨脹操作然后再進行腐蝕操作就是所謂的閉運算。

三、FPGA硬件實現(xiàn)

形態(tài)學(xué)濾波算法的FPGA硬件實現(xiàn)原理圖,如下圖所示。算法的輸入輸出接口信號采用標(biāo)準(zhǔn)的 VGA時序接口,即行場信號、數(shù)據(jù)和數(shù)據(jù)使能信號。算法模板輸入?yún)?shù)主要有兩個,Win_SIZE 表示窗口大小,WORK_MODE 表示工作在腐蝕還是膨脹模式,根據(jù)需要配置自己想要的模板大小和工作模式。

由于行緩存是基于RAM的實現(xiàn)的,本文設(shè)計的ram的規(guī)格大小是為2048x15,

深度2048 表示支持的最大分辨率,數(shù)據(jù)位寬為15bit表示支持的最大的模板窗口大小為15x15,也可以根據(jù)需要修改ram規(guī)格,其他邏輯不需要改動。

最后,需要開運算或者閉運算時,只需要把兩個算法IP串聯(lián)起來,配置不同的參數(shù)即可。

四、仿真驗證

本節(jié)主要搭建一個視頻流Modelsim仿真平臺,在基于FPGA視頻圖像算法開發(fā)過程中,有必要模擬一個視頻時序,用來驗證算法,并有效的利用Matlab工具把靜態(tài)圖片“打散”保存到txt文本里,供Modesim讀取,然后通過Matalb“復(fù)現(xiàn)”處理后的文本。

3x3腐蝕仿真結(jié)果:

9x9腐蝕仿真結(jié)果:

5x5膨脹仿真結(jié)果:

15x15膨脹仿真結(jié)果:

原文標(biāo)題:基于Verilog的“自適應(yīng)”形態(tài)學(xué)濾波算法實現(xiàn)

文章出處:【微信公眾號:FPGA自習(xí)室】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1655

    文章

    22283

    瀏覽量

    630289
  • Verilog
    +關(guān)注

    關(guān)注

    30

    文章

    1370

    瀏覽量

    114140
  • 濾波算法
    +關(guān)注

    關(guān)注

    2

    文章

    93

    瀏覽量

    14227

原文標(biāo)題:基于Verilog的“自適應(yīng)”形態(tài)學(xué)濾波算法實現(xiàn)

文章出處:【微信號:FPGA_Study,微信公眾號:FPGA自習(xí)室】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    ADC的采樣濾波算法利用卡爾曼濾波算法

    ; ADC_OLD_Value = ADC_Value; kalman_adc_old = kalman_adc; return kalman_adc;} 4 如何優(yōu)化 用以上的代碼實現(xiàn)濾波算法,通常要么滯后
    發(fā)表于 12-01 07:44

    電能質(zhì)量在線監(jiān)測裝置突跳異常數(shù)據(jù)會修嗎?

    和平臺(如 CETCloud)通常具備以下自動修復(fù)功能: 瞬時干擾數(shù)據(jù)過濾 技術(shù)原理 :通過滑動窗口濾波(如 50ms 內(nèi)數(shù)據(jù)均值)、形態(tài)學(xué)濾波(保留波形特征剔除尖峰)等算法,自動識別
    的頭像 發(fā)表于 11-05 14:07 ?278次閱讀

    復(fù)雜的軟件算法硬件IP核的實現(xiàn)

    Compiler)將算法編譯轉(zhuǎn)化為可綜合的 Verilog 文本,進而通過 FPGA硬件實現(xiàn)算法。 1.C to Hardware
    發(fā)表于 10-30 07:02

    電能質(zhì)量在線監(jiān)測裝置異常數(shù)據(jù)會自動修復(fù)嗎?

    是詳細(xì)分析: 一、自動修復(fù)的技術(shù)實現(xiàn)與適用場景 1. 瞬時干擾數(shù)據(jù)的實時過濾 算法原理:通過滑動窗口濾波(如 50ms 內(nèi)數(shù)據(jù)均值)、形態(tài)學(xué)濾波
    的頭像 發(fā)表于 10-15 16:07 ?152次閱讀

    25年11月上海FPGA算法實現(xiàn)與應(yīng)用技術(shù)高級研修分享

    器的設(shè)計。   第六章: NCO的算法實現(xiàn):NCO(數(shù)字控制振蕩器)是做頻率搬移和相位搬移的重要算法,也是數(shù)字中頻設(shè)計常用的設(shè)計模塊。   第七章: FRM濾波器設(shè)計:FRM
    發(fā)表于 10-11 11:55

    數(shù)據(jù)濾波算法的具體實現(xiàn)步驟是怎樣的?

    ? 數(shù)據(jù)濾波算法在電能質(zhì)量在線監(jiān)測裝置中的具體實現(xiàn),需圍繞 “ 數(shù)據(jù)采集→預(yù)處理→算法執(zhí)行→參數(shù)適配→效果驗證→結(jié)果輸出 ” 的全流程展開,核心是結(jié)合裝置
    的頭像 發(fā)表于 10-10 16:45 ?429次閱讀

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+神經(jīng)形態(tài)計算、類腦芯片

    AI芯片不僅包括深度學(xué)細(xì)AI加速器,還有另外一個主要列別:類腦芯片。類腦芯片是模擬人腦神經(jīng)網(wǎng)絡(luò)架構(gòu)的芯片。它結(jié)合微電子技術(shù)和新型神經(jīng)形態(tài)器件,模仿人腦神經(jīng)系統(tǒng)機選原理進行設(shè)計,實現(xiàn)類似人腦的超低
    發(fā)表于 09-17 16:43

    基于FPGA實現(xiàn)FOC算法之PWM模塊設(shè)計

    哈嘍,大家好,從今天開始正式帶領(lǐng)大家從零到一,在FPGA平臺上實現(xiàn)FOC算法,整個算法的框架如下圖所示,如果大家對算法的原理不是特別清楚的話
    的頭像 發(fā)表于 07-17 15:21 ?3129次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>FOC<b class='flag-5'>算法</b>之PWM模塊設(shè)計

    基于Matlab與FPGA的雙邊濾波算法實現(xiàn)

    前面發(fā)過中值、均值、高斯濾波的文章,這些只考慮了位置,并沒有考慮相似度。那么雙邊濾波來了,既考慮了位置,有考慮了相似度,對邊緣的保持比前幾個好很多,當(dāng)然實現(xiàn)上也是復(fù)雜很多。本文將從原理入手,采用Matlab與
    的頭像 發(fā)表于 07-10 11:28 ?4077次閱讀
    基于Matlab與<b class='flag-5'>FPGA</b>的雙邊<b class='flag-5'>濾波</b><b class='flag-5'>算法</b><b class='flag-5'>實現(xiàn)</b>

    基于FPGA的壓縮算法加速實現(xiàn)

    本設(shè)計中,計劃實現(xiàn)對文件的壓縮及解壓,同時優(yōu)化壓縮中所涉及的信號處理和計算密集型功能,實現(xiàn)對其的加速處理。本設(shè)計的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA
    的頭像 發(fā)表于 07-10 11:09 ?2085次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮<b class='flag-5'>算法</b>加速<b class='flag-5'>實現(xiàn)</b>

    火爆開發(fā)中 | 開源FPGA硬件板卡,硬件第一期發(fā)布

    開源FPGA項目自發(fā)布以來,得到了眾多開發(fā)者的關(guān)注,涉及工業(yè)、通信、車載等多個行業(yè)的100+位工程師報名參與設(shè)計,并分為:硬件組、FPGA組、linux組。其中硬件組率先開始啟動項目,
    發(fā)表于 07-09 13:54

    藍(lán)牙信標(biāo)RSSI濾波算法

    藍(lán)牙信標(biāo)RSSI濾波算法?主要用于處理RSSI值的不穩(wěn)定性和噪聲,以提高距離估計的準(zhǔn)確性。RSSI(接收信號強度指示)是藍(lán)牙信標(biāo)中常用的參數(shù),用于評估設(shè)備之間的距離或信號質(zhì)量。然而,RSSI值的測量
    的頭像 發(fā)表于 05-12 19:45 ?751次閱讀
    藍(lán)牙信標(biāo)RSSI<b class='flag-5'>濾波</b><b class='flag-5'>算法</b>

    進群免費領(lǐng)FPGA學(xué)習(xí)資料!數(shù)字信號處理、傅里葉變換與FPGA開發(fā)等

    ~ 01、數(shù)字信號處理的FPGA實現(xiàn) 旨在講解前端數(shù)字信號處理算法的高效實現(xiàn)。首先概述了當(dāng)前的FPGA技術(shù)、器件以及用于設(shè)計最先進DSP系
    發(fā)表于 04-07 16:41

    學(xué)硬件好還是學(xué)軟件好?

    學(xué)硬件好還是學(xué)軟件好? 選擇學(xué)習(xí)硬件還是軟件取決于個人興趣、職業(yè)目標(biāo)以及對不同工作方式的偏好。以下是兩者的一些比較,幫助你做出更合適的選擇。 學(xué)習(xí)
    發(fā)表于 04-07 15:27

    FPGA上的圖像處理算法集成與優(yōu)化

    、Tophat形態(tài)學(xué)濾波、RAW8轉(zhuǎn)RGB888、彩色圖像均值濾波、Alpha背景疊加、直方圖灰度拉伸算法以及自動白平衡算法。每種
    的頭像 發(fā)表于 02-14 13:46 ?1153次閱讀
    <b class='flag-5'>FPGA</b>上的圖像處理<b class='flag-5'>算法</b>集成與優(yōu)化