許多新式FPGA設計采用了一些用于控制的嵌入式處理器。一種典型解決方案需要使用諸如NIOS等嵌入式軟處理器。另一種解決方案則使用包含一個內置硬處理器的SoC（片上系統(tǒng)）器件。圖1所示為一個典型的Altera FPGA系統(tǒng)，該系統(tǒng)包含處理器和一系列通過Avalon內存映射（MM）總線連接的外設。這些處理器極大地簡化了最終應用，但是要求開發(fā)人員擁有堅實的編程背景和精細復雜工具鏈的相關知識。這會阻礙調試工作的推進，特別是如果硬件工程師需要一種不會煩擾軟件工程師即可完成外設讀寫的簡單方法。

圖1 通過Avalon內存映射（MM）總線連接的典型Altera FPGA系統(tǒng)

1 SPI-Avalon MM橋接器

該設計思想運用了Altera（2015年被英特爾收購，成為其下的可編程解決方案事業(yè)部）的SPI從端至Avalon MM橋接器，以提供一種跳上Avalon總線的簡單方法。采用這種方法有兩項優(yōu)勢：它并未損害原始系統(tǒng)設計，而且該橋接器能夠與嵌入式處理器共存。對于圖1中所示的系統(tǒng)，SPI-Avalon MM橋接器將允許設計師直接控制LTC6948分數N PLL的頻率，設定LTC1668 DAC電壓，從LTC2498讀取一個電壓，或者從LTC2983讀取溫度，就像處理器一樣。

Altera 提供了一款針對SPI-Avalon MM橋接器的參考設計。不幸的是，文檔較為稀少，并且使用一個NIOS處理器作為SPI主控器。這實際上違背了SPI橋接器的初衷，因為NIOS處理器可直接連接至Avalon MM總線。一款實用的SPI主控器是凌力爾特的Linduino微控制器，它是具有附加特性的Arduino克隆產品，以與LT演示板相連接。附加特性之一是電平移位SPI端口。當連接至具有低至1.2V電壓的FPGA I/O塊時，這種電平移位功能是特別有幫助的。Linduino固件可用于通過一個虛擬COM端口接受命令并把命令轉化為SPI事務處理。

在對Altera實例設計實施了反向工程之后（圖2的左側），開發(fā)一個Python庫以生成橋接器將要接受的數據包。這些數據包隨后被轉化為Linduino命令。這樣，一個簡單的Python腳本使得硬件工程師能夠全面地控制項目，并不需要徹底改變接口協(xié)議。在 LinearLabTools Python文件夾中提供了一個控制用于LTC1668 DAC的數字圖形發(fā)生器之頻率的Python腳本實例。圖3所示為演示設置。

圖4給出了FPGA的系統(tǒng)方框圖。請注意，數控振蕩器（DCO）可由移位寄存器或PIO內核來控制。內置移位寄存器用于調試，因為它提供了NCO的直接控制。把GPIO線邏輯電平設定為“高”將使能SPI-Avalon MM橋接器，該橋接器接著通過Avalon MM總線控制一個32位PIO端口。然后，PIO輸出控制NCO頻率。

圖4 DC2459A FPGA系統(tǒng)方框圖

2系統(tǒng)集成工具Qsys

當最基本的系統(tǒng)運行時，可以把額外的Avalon外設IP內核連接至Avalon MM總線。為了設計系統(tǒng)，Altera提供了一款被稱為Qsys的系統(tǒng)集成工具。這款工具提供一個GUI以相互連接IP。Qsys隨后被用于把GUI系統(tǒng)轉化為硬件描述語言（HDL）Verilog。圖5所示為GUI。最后，系統(tǒng)將被添加至用于實施的頂層。IP的地址是完全可配置的。就給出的實例而言，PIO被設定在一個0x0的基地址單元。

一旦在 FPGA 中實現了設計，則LinearLabTools中提供的Python庫包含兩個函數以與設計接口：

transaction_write（dc2026， base， write_size， data）

transaction_read（dc2026， base， read_size）

這些函數的第一個參數是Linduino串行端口實例。第二個參數是外設在Avalon總線上的地址。這些函數分別接受和返還字節(jié)列表。編寫這兩個函數以在讀和寫IP時提供靈活性。如欲設定用于所提供實例的NCO，則所需的就是transaction_write函數。式（1）用于確定頻率控制字。

頻率控制字 = （期望的頻率/系統(tǒng)時鐘頻率） x 232 （1）

如要把NCO設定至1kHz和一個50Msps采樣速率，則頻率控制字數值設為85899。該數值用十六進制來表示即為 0x00014F8B，其作為一個4字節(jié)列表進行傳遞。于是，用于把DAC設定至1kHz的Python代碼為：

transaction_write（linduino_serial_instance， 0， 0， ［0x0，0x01，0x4F， 0x8B］）

注：根據邏輯設計，PIO 的基地址為零。

3 Python Avalon總線示例

本文提供一個如圖6所示的簡單Python腳本，以演示FPGA設計和Python腳本的接口。它包含一個簡單的文本接口以配置NCO。一個重要提示是Avalon SPI橋接器采用SPI Mode 3。這是痛苦地通過反復試驗而確定正確模式;并通過分析Altera實例中的NIOS處理器SPI接口進行驗證。

4 結論

該實例項目展示了完全無需“接觸”嵌入式處理器便可控制系統(tǒng)的能力。這讓硬件工程師不必麻煩軟件工程師就能在項目方面取得進展。這種方法的好處可以悄然地添加至 FPGA，并不會影響原始設計。硬件工程師可以把精力集中在硬件上。

原文標題：跳上Avalon總線：一種簡化的FPGA接口

文章出處：【微信公眾號：FPGA設計論壇】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq