chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

詳解Vivado與Modelsim關(guān)聯(lián)方法及器件庫編譯

FPGA之家 ? 來源:博客園 ? 作者:A風(fēng)箏 ? 2021-04-15 10:10 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、在vivado中設(shè)置modelsim(即第三方仿真工具)的安裝路徑。在vivado菜單中選擇“Tools”——》“Options.。?!?,選擇“General”選項卡,將滾動條拉倒最底部,在“QuestaSim/ModelSim install path”欄中輸入或選擇modelsim工具的安裝路徑,如圖1所示。

b26d950c-9d13-11eb-8b86-12bb97331649.jpg

圖1 設(shè)置modelsim的安裝路徑 二、器件庫編譯。首先,在modelsim安裝路徑中新建一個名為vivado2014_lib的文件夾(路徑和文件名可改),如圖2所示。

b284283a-9d13-11eb-8b86-12bb97331649.jpg

圖2 在modelsim安裝路徑下新建vivado2014_lib文件夾 接著選擇vivado菜單“Tools”——》“Compile Simulation Libraries.。?!泵睿鐖D3所示。

b30b1b1a-9d13-11eb-8b86-12bb97331649.png

圖3 選擇“Compile Simulation Libraries.。?!泵?/p>

在彈出的對話框中設(shè)置器件庫編譯參數(shù),仿真工具“Simulator”選為ModelSim,語言“Language”、庫“Library”、器件家族“Family”都為默認(rèn)設(shè)置All(當(dāng)然也可以根據(jù)自己的需求進(jìn)行設(shè)置),然后在“Compiled library location”欄設(shè)置編譯器件庫的路徑,這里選前面新建的vivado2014_lib文件夾,此外在“Simulator executable path”欄設(shè)置modelsim執(zhí)行文件的路徑,其他參數(shù)默認(rèn),如圖4所示。

b335d986-9d13-11eb-8b86-12bb97331649.jpg

圖4 設(shè)置器件庫編譯參數(shù)

設(shè)置好參數(shù)后點(diǎn)擊“Compile”按鈕開始器件庫的編譯。圖5所示為正在編譯器件庫的過程中。器件庫編譯結(jié)束后給出編譯報告,從報告中看出0個警告和0個錯誤,如圖6所示。

b35e35ca-9d13-11eb-8b86-12bb97331649.jpg

圖5 正在編譯器件庫的過程中

b3a151fc-9d13-11eb-8b86-12bb97331649.jpg

圖6 器件庫

編譯結(jié)束后產(chǎn)生編譯報告 打開modelsim安裝路徑下的vivado2014_lib文件夾,便可以看到已經(jīng)產(chǎn)生了器件庫,如圖7所示。

b3af1d1e-9d13-11eb-8b86-12bb97331649.jpg

圖7 已在vivado2014_lib文件夾中生成器件庫

三、在vivado中關(guān)聯(lián)了modelsim軟件和編譯器件庫之后,就可以在vivado中調(diào)用modelsim軟件對設(shè)計進(jìn)行仿真了。

不過,在對每一個新建的工程設(shè)計進(jìn)行仿真時需要進(jìn)行一些設(shè)置。選擇vivado菜單“Flow”——》“Simulation Settings.。?!泵罨螯c(diǎn)擊流程向?qū)е羞x擇“Simulation Settings.。?!泵睿謩e如圖8和圖9所示。

b3c1b898-9d13-11eb-8b86-12bb97331649.jpg

圖8 從菜單選擇“Simulation Settings.。。”命令

b3e30e80-9d13-11eb-8b86-12bb97331649.png

圖9 從流程向?qū)е羞x擇“Simulation Settings.。?!?span style="text-indent:2em;">命令

在彈出的對話框中,設(shè)置仿真工具為modelsim、仿真語言為verilog或VHDL或混合,當(dāng)設(shè)計中用到vivado中自帶的仿真工具時,還要指定器件庫的路徑,如圖10所示。關(guān)于仿真的其他參數(shù)在這里就不作介紹了。

b3f2ffd4-9d13-11eb-8b86-12bb97331649.jpg

圖10 設(shè)置仿真參數(shù)

設(shè)置好仿真參數(shù)后,如果設(shè)計文件和仿真文件也準(zhǔn)備好,那么就可以開始對設(shè)計的功能進(jìn)行仿真了。選擇菜單“Flow”——》“Run Simulation”——》選相應(yīng)的仿真類型或點(diǎn)擊流程向?qū)е械摹癛un Simulation”——》選相應(yīng)的仿真類型進(jìn)行仿真,如圖11所示。

b400a792-9d13-11eb-8b86-12bb97331649.png

圖11 選擇相應(yīng)的仿真類型進(jìn)行仿真
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • ModelSim
    +關(guān)注

    關(guān)注

    5

    文章

    174

    瀏覽量

    48616
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    844

    瀏覽量

    70061

原文標(biāo)題:Vivado與Modelsim關(guān)聯(lián)方法及器件庫編譯

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    商品視頻關(guān)聯(lián)接口技術(shù)詳解

    ? ?在現(xiàn)代電商平臺中,商品視頻關(guān)聯(lián)接口是核心組件之一,它允許系統(tǒng)將視頻內(nèi)容(如產(chǎn)品演示、評測)與商品條目高效綁定。這不僅提升用戶體驗(yàn),還能驅(qū)動轉(zhuǎn)化率。本文將從接口設(shè)計、實(shí)現(xiàn)邏輯到代碼示例,逐步拆解
    的頭像 發(fā)表于 10-13 15:44 ?108次閱讀
    商品視頻<b class='flag-5'>關(guān)聯(lián)</b>接口技術(shù)<b class='flag-5'>詳解</b>

    如何應(yīng)對負(fù)載的關(guān)聯(lián)性和動態(tài)變化?

    群”,從 “靜態(tài)閾值設(shè)置” 轉(zhuǎn)向 “動態(tài)閾值適配”。以下是具體落地方法: 一、應(yīng)對負(fù)載關(guān)聯(lián)性:識別 “影響鏈”,量化 “疊加效應(yīng)” 負(fù)載關(guān)聯(lián)性的核心是 “擾動源→受影響設(shè)備” 的相互作用(如電機(jī)啟動導(dǎo)致電壓暫降,影響 PLC;多
    的頭像 發(fā)表于 10-10 17:06 ?318次閱讀

    使用MDK按照官方nano移植的方法,并移植了pin.h和drv_gpio.c,drv_gpio.h,編譯報錯缺少文件,怎么解決?

    使用MDK按照官方nano移植的方法,并移植了pin.h和drv_gpio.c,drv_gpio.h,發(fā)現(xiàn)編譯報錯缺少文件,但是git沒有說明 #include #include 這兩個文件是什么,因?yàn)槿鄙傥募?dǎo)
    發(fā)表于 09-29 07:15

    vivado仿真時GSR信號的影響

    利用vivado進(jìn)行設(shè)計xilinx FPGA時,寫完設(shè)計代碼和仿真代碼后,點(diǎn)擊run simulation(啟動modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?842次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    在KiCad華秋發(fā)行版中使用云端器件

    “ ? KiCad 自帶的質(zhì)量非常高,建團(tuán)隊也很強(qiáng)大,無奈 KiCad 沒有元器件的定義,雖然有 Database Library 和 Httplib 這樣強(qiáng)力的工具,但沒有類似 EasyEDA
    的頭像 發(fā)表于 08-07 11:15 ?5680次閱讀
    在KiCad華秋發(fā)行版中使用云端<b class='flag-5'>器件</b><b class='flag-5'>庫</b>

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對應(yīng)的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板,導(dǎo)致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1075次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決<b class='flag-5'>方法</b>

    瑞薩MCU方案:瑞薩RZ/G2L Bootloader單獨(dú)編譯方法詳解

    會提出需要單獨(dú)編譯Bootloader的需求。為了滿足用戶需求,本文將介紹一種RZ/G2L上脫離Yocto的單獨(dú)編譯Bootloader的方法,從而能夠快
    的頭像 發(fā)表于 07-08 14:47 ?1999次閱讀
    瑞薩MCU方案:瑞薩RZ/G2L Bootloader單獨(dú)<b class='flag-5'>編譯</b><b class='flag-5'>方法</b><b class='flag-5'>詳解</b>

    達(dá)夢數(shù)據(jù)常用管理SQL命令詳解

    達(dá)夢數(shù)據(jù)常用管理SQL命令詳解
    的頭像 發(fā)表于 06-17 15:12 ?2711次閱讀
    達(dá)夢數(shù)據(jù)<b class='flag-5'>庫</b>常用管理SQL命令<b class='flag-5'>詳解</b>

    AMD Vivado Design Suite 2025.1現(xiàn)已推出

    AMD Vivado Design Suite 2025.1 現(xiàn)已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項功能,可顯著提升 Versal SSIT 器件
    的頭像 發(fā)表于 06-16 15:16 ?1031次閱讀

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?838次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計的工程源文件后,需要創(chuàng)建xdc文件設(shè)置時序約束。時序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,在綜合后或?qū)崿F(xiàn)后都可以進(jìn)行創(chuàng)建。
    的頭像 發(fā)表于 03-24 09:44 ?4135次閱讀
    一文<b class='flag-5'>詳解</b><b class='flag-5'>Vivado</b>時序約束

    精密空調(diào)操作使用方法詳解

    精密空調(diào)操作使用方法詳解
    的頭像 發(fā)表于 02-10 14:44 ?1572次閱讀
    精密空調(diào)操作使用<b class='flag-5'>方法</b><b class='flag-5'>詳解</b>

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1698次閱讀
    每次<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b>的結(jié)果都一樣嗎

    使用modelsim時的問題分析

    仿真對于FPGA設(shè)計來說至關(guān)重要,我們經(jīng)常使用modelsim來進(jìn)行功能仿真或者時序仿真,這樣就需要將modelsim和設(shè)計軟件(quartus ii)聯(lián)系起來,下面是設(shè)計者在使用modelsim時可能會遇到的問題。
    的頭像 發(fā)表于 10-24 18:15 ?2171次閱讀
    使用<b class='flag-5'>modelsim</b>時的問題分析

    Vivado使用小技巧

    有時我們對時序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對應(yīng)的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?1304次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧