市場(chǎng)對(duì)晶圓代工產(chǎn)能的需求從未像當(dāng)下這么強(qiáng)烈，從成熟制程到先進(jìn)制程，幾乎全線處于供不應(yīng)求的狀態(tài)。在這種情況下，能夠通吃成熟和先進(jìn)制程的晶圓代工廠就可以在市場(chǎng)上處于優(yōu)勢(shì)地位，誰(shuí)覆蓋的面更廣，誰(shuí)就能在競(jìng)爭(zhēng)中占據(jù)上風(fēng)。

從排名來(lái)看，也基本體現(xiàn)出了這樣的局面，特別是全球排名前五的晶圓代工廠，分別是臺(tái)積電、三星、聯(lián)電、格芯、中芯國(guó)際。

這幾家都有成熟制程和先進(jìn)制程產(chǎn)線，但所占比例各不相同，其中，臺(tái)積電的先進(jìn)制程最強(qiáng)，所占比重最高，三星緊隨其后，這是它們排名前二的重要原因；

聯(lián)電和格芯都以成熟制程為主，有一部分先進(jìn)制程；中芯國(guó)際則以成熟制程為主，先進(jìn)制程總體處于生長(zhǎng)、起步階段。

以節(jié)點(diǎn)來(lái)看，成熟制程和先進(jìn)制程很難有明確的劃分，本文則以28nm為分界線，小于28nm的節(jié)點(diǎn)為先進(jìn)制程，反之則為成熟制程，另外，每家公司都有各自的特殊制程，相應(yīng)的節(jié)點(diǎn)會(huì)分布在28nm左右兩側(cè)。下面就看一下全球晶圓代工“五虎”近一年內(nèi)在成熟和先進(jìn)制程方面的發(fā)展和表現(xiàn)。

臺(tái)積電

提到臺(tái)積電，先進(jìn)制程已經(jīng)成為了該公司的名片，特別是7nm、5nm和3nm。

7nm方面，臺(tái)積電已經(jīng)在這個(gè)節(jié)點(diǎn)上獲得了超過(guò)200個(gè)NTO，且大多投入量產(chǎn)。臺(tái)積電已經(jīng)生產(chǎn)了超過(guò)10億顆7nm芯片。在7nm時(shí)代，臺(tái)積電還率先推出了使用EUV技術(shù)的7nm+工藝。在7nm基礎(chǔ)上，該公司推出了6nm工藝，這個(gè)平臺(tái)的一個(gè)主要特點(diǎn)是與7nm工藝平臺(tái)兼容，這樣，客戶很容易把7nm的設(shè)計(jì)移植到6nm。

2020年，臺(tái)積電實(shí)現(xiàn)了5nm的量產(chǎn)，與7nm相比，新工藝的速度提升了15%，功耗降低了30%，而邏輯密度則是前者的1.8倍。在良率方面，新工藝的進(jìn)展也非常順利。與此同時(shí)，該公司還推出了增強(qiáng)版的N5P工藝制程，晶體管的速度提升了5%，功耗降低了10%，這將給HPC帶來(lái)新的機(jī)會(huì)。

此外，臺(tái)積電還基于N5平臺(tái)推出了N4工藝，其速度、功耗和密度都有了改善。其最大的優(yōu)勢(shì)同樣是在于其與N5的兼容，使用5nm工藝設(shè)計(jì)的產(chǎn)品能夠輕易地轉(zhuǎn)移到4nm的平臺(tái)上。這也能保證臺(tái)積電客戶在每一代的投資，都能獲得更好的效益。N4試產(chǎn)將在2021年第四季度，而量產(chǎn)將會(huì)在2022年實(shí)現(xiàn)。

目前，臺(tái)積電正在為3nm制程工藝量產(chǎn)做著準(zhǔn)備，在這代工藝上，臺(tái)積電會(huì)繼續(xù)采用FinFET。與5nm相比，臺(tái)積電3nm的速度將提升10%到15%，功耗將提升25%到30%，邏輯密度將是前者的1.7倍，SRAM密度也將能提升20%，就連模擬密度也提升了10%。根據(jù)臺(tái)積電規(guī)劃，3nm工藝將在2022年下半年進(jìn)行量產(chǎn)。

臺(tái)積電不僅在先進(jìn)制程方面處于霸主地位，在成熟和特殊制程領(lǐng)域同樣名列前茅。臺(tái)積電能提供MEMS、圖像傳感器、嵌入式NVM，RF、模擬、高電壓和BCD功率IC等制程工藝。臺(tái)積電在基本的邏輯技術(shù)基礎(chǔ)上，會(huì)加上先進(jìn)的ULL&SRAM、RF&Analog及eNVM技術(shù)，實(shí)現(xiàn)低功耗以及模擬技術(shù)的提升。

為了實(shí)現(xiàn)低功耗，臺(tái)積電可提供0.18um eLL、90nm ULP、55ULP等制程，同時(shí)，臺(tái)積電還推出了最新的FinFET技術(shù)-N12e，可以打造高效高能的產(chǎn)品。

臺(tái)積電在Sensor，Stacking和ASIC（ISP）方面都在延續(xù)自己的技術(shù)。Sensor方面從N65BSI 一直到N65BSI，Stacking方面，則是從BSI到Advanced Pixel Level Stack，ASIC（ISP）則是從N90LP到N65LP。

三星

在先進(jìn)制程方面，三星是唯一能沖擊臺(tái)積電的晶圓代工廠。繼7nm之后，三星正在5nm制程方面向臺(tái)積電發(fā)動(dòng)著攻擊。

三星的5nm制程于2020年第三季度實(shí)現(xiàn)量產(chǎn)，稍晚于臺(tái)積電，但相差不多。三星的5LPE（5nm低功耗早期）制造技術(shù)是該公司7LPP（7nm低功耗性能）制造工藝的改進(jìn)，該工藝已經(jīng)使用了兩年。

與7LPP相比，5LPE增強(qiáng)了EUV光刻工具的使用，以提供10％的性能提升（在相同的功率和復(fù)雜度下）或20％的功耗降低（在相同的時(shí)鐘和復(fù)雜度下），并減少約25％的面積。5LPE 在原始工藝中增加了幾個(gè)新模塊，包括具有智能擴(kuò)散中斷（Smart Diffusion Break：SDB）隔離結(jié)構(gòu)的FinFET，以提供額外的性能。

三星表示，5LPE在很大程度上與7LPP兼容，這使5LPE設(shè)計(jì)可以復(fù)用IP，從而降低了成本并加快了上市時(shí)間。

三星首批5LPE芯片是在其位于韓國(guó)華城的第一條 EUV專用V1生產(chǎn)線上生產(chǎn)的。從2021年下半年開始，這項(xiàng)技術(shù)將在三星平澤新產(chǎn)線中使用。

3nm 制程方面，三星計(jì)劃于2022年下半年量產(chǎn)，這也是在對(duì)標(biāo)臺(tái)積電。

在成熟制程方面，三星目前有四條產(chǎn)線，包括三條12英寸和一條8英寸的，12英寸晶圓代工線分布在韓國(guó)和美國(guó)，主要針對(duì)相對(duì)高端的制程工藝，包括65nm、45nm、32/28nm HKMG、14nm FinFET工藝。8英寸晶圓代工線于2016年開放，涵蓋180nm到65nm節(jié)點(diǎn)，主要用于eFlash、功率器件、CIS，以及高壓制程等。

聯(lián)電

自從調(diào)整經(jīng)營(yíng)策略后，聯(lián)電專注成熟和特殊制程技術(shù)，并從強(qiáng)化財(cái)務(wù)結(jié)構(gòu)、具成本競(jìng)爭(zhēng)力的產(chǎn)能擴(kuò)充及調(diào)整產(chǎn)品組合著手。

2020年，聯(lián)電在先進(jìn)制程平臺(tái)推出14nm 14FFC制程、22nm超低功耗22ULP及超低漏電流22ULL制程、28nm高效能運(yùn)算28HPC+制程等均已進(jìn)入量產(chǎn)，并采用28HPC+制程量產(chǎn)圖像信號(hào)處理器（ISP），且今年導(dǎo)入更先進(jìn)產(chǎn)品。聯(lián)電還針對(duì)毫米波（mmWave）制程完成了55nm／40nm／28nm平臺(tái)，可應(yīng)用于移動(dòng)裝置、物聯(lián)網(wǎng)、5G通訊、車用電子及工業(yè)雷達(dá)。

在特殊制程方面，聯(lián)電28nm高壓制程在晶圓代工業(yè)界是第一個(gè)開發(fā)并量產(chǎn)OLED面板驅(qū)動(dòng)IC的廠商，22nm高壓22eHV制程研發(fā)進(jìn)度符合預(yù)期。RFSOI技術(shù)可滿足所有4G／5G手機(jī)對(duì)射頻開關(guān)的嚴(yán)格要求，目前90nm制程已進(jìn)入量產(chǎn)，55nm制程即將導(dǎo)入量產(chǎn)，同時(shí)已著手開發(fā)40nm RFSOI技術(shù)平臺(tái)，以滿足后續(xù)5G和mmWave市場(chǎng)增長(zhǎng)需求。

此外，聯(lián)電嵌入式閃存（eFlash）的40nm制程已導(dǎo)入量產(chǎn)，28nm研發(fā)符合預(yù)期，將可供應(yīng)物聯(lián)網(wǎng)需求。40nm電阻式隨機(jī)存取內(nèi)存（ReRAM）已經(jīng)進(jìn)入量產(chǎn)階段，22nm ReRAM技術(shù)平臺(tái)和22nm嵌入式磁阻隨機(jī)存取內(nèi)存（eMRAM）制程平臺(tái)研發(fā)如期進(jìn)行中。

格芯

格芯主攻成熟制程，其在先進(jìn)制程方面涉獵已經(jīng)很少，最先進(jìn)的是12nm工藝。2020年，該公司宣布其最先進(jìn)的FinFET制程工藝12LP＋大功告成。按照格芯的說(shuō)法，12LP＋相較于12LP，性能增加了20%、規(guī)模面積減少了10%。

目前，12LP＋已經(jīng)在AI訓(xùn)練芯片領(lǐng)域通過(guò)了IP驗(yàn)證，可減少生產(chǎn)成本、創(chuàng)造更大價(jià)值。另外，格芯也在豐富12LP＋的IP組合包，目標(biāo)包括PCIe 3/4/5、USB 2/3主控芯片、HBM2/2e顯存、DDR/LPDDR4/4X芯片、GDDR6芯片等。

在成熟制程方面，格芯主要涉及28nm/22nm、40nm/45nm、55nm/65nm、90nm、130nm工藝。

中芯國(guó)際

受國(guó)際形勢(shì)影響，中芯國(guó)際先進(jìn)制程研發(fā)進(jìn)展受阻，預(yù)計(jì)14nm以下節(jié)點(diǎn)制程帶來(lái)的營(yíng)收將有所下降。然而，由于市場(chǎng)對(duì)40nm及以上成熟制程的需求仍然維持在較高水平，2020年，中芯國(guó)際憑借在成熟制程方面的優(yōu)勢(shì)取得了17%的營(yíng)收年增長(zhǎng)率及5%的市場(chǎng)占有率。

中芯國(guó)際全年14nm/28nm營(yíng)收占比為9.3%，40nm/45nm營(yíng)收占比為16%，55nm/65nm營(yíng)收占比為30%，合計(jì)占比超過(guò)總營(yíng)收的一半以上。

具體來(lái)看，中芯國(guó)際有150多個(gè)工藝平臺(tái)，按地區(qū)劃分：在上海，0.35μm-0.11μm有65個(gè)工藝；在天津，0.35μm-0.15μm有35個(gè)工藝；在深圳，0.35μm-0.15μm有25個(gè)工藝；在北京，0.18μm-22nm有76個(gè)工藝。此外，該公司于2020年新增了10個(gè)工藝平臺(tái)。

IP方面，中芯國(guó)際已經(jīng)積累2300個(gè)，具體包括：826個(gè)40nm/28nm的IP，562個(gè)65nm/55nm的IP，74個(gè)90nm的IP，355個(gè)0.18μm/0.15μm的IP，35個(gè)0.35μm/0.25μm的IP，以及478個(gè)0.13μm /0.11μm的IP。

結(jié)語(yǔ)

在當(dāng)今的產(chǎn)業(yè)環(huán)境下，晶圓代工的地位愈加突出，而在成熟和先進(jìn)制程方面具備多線能力的廠商，其市場(chǎng)接受度會(huì)更高，營(yíng)收能力更強(qiáng)。越全面，越能實(shí)現(xiàn)通吃。

編輯：jq