chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

怎么在Vitis中設(shè)定Kernel的頻率?

FPGA之家 ? 來(lái)源:FPGA開(kāi)發(fā)圈 ? 作者:FPGA開(kāi)發(fā)圈 ? 2021-06-12 14:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在Vitis 統(tǒng)一軟件平臺(tái)中使用Alveo系列開(kāi)發(fā)板設(shè)計(jì)加速Kernel時(shí),系統(tǒng)會(huì)自動(dòng)為Kernel的時(shí)鐘設(shè)置默認(rèn)頻率。

以 xilinx_u200_qdma_201910_1 平臺(tái)為例,在Vitis中選擇平臺(tái)時(shí)可以看到默認(rèn)的時(shí)鐘頻率是300Mhz和500Mhz.

在Vitis Application Acceleration Development Flow 中我們看到 --kernel_frequency 選項(xiàng)可以用于覆蓋默認(rèn)的 Kernel 頻率

(https://www.xilinx.com/html_docs/xilinx2020_2/vitis_doc/buildtargets1.html#ldh1504034328524)

那么 --kernel_frequency設(shè)置在Compile階段或者Link階段有什么區(qū)別呢?

我們以經(jīng)典 Example design“Vector Addition” 為例探索一下:

1. 打開(kāi)Vitis 2020.2,創(chuàng)建新的 Application Project

File -》 New -》 Application project

2. 選擇 xilinx_u200_qdma_201910_1 平臺(tái)

3. 選擇打開(kāi) Example Design “Vector Addition”

4.對(duì) Hardware Flow 在Compile階段設(shè)置“kernel_frequency” 為200MHz,然后編譯工程

注意:默認(rèn)的Kernel頻率只允許改小,不允許改大。

在log看到執(zhí)行的命令是:

v++ --target hw --compile --kernel_frequency 200 …

5. Compile Kernel 完成后可以在Compile Summary中看到“--kernel_frequency 200“ 已經(jīng)設(shè)置成功。

在Kernel Estimate報(bào)告中,可以看到,Target Clock已經(jīng)按要求設(shè)置成200Mhz. 說(shuō)明 Vitis_HLS是按照200Mhz的要求來(lái)綜合Kernel的代碼的。

在Link Summary中可以看到,在把Kernel合入平臺(tái)后的Implementation中,目標(biāo)時(shí)鐘還是平臺(tái)默認(rèn)的300Mhz,而不是在Compile 階段設(shè)置的200Mhz.

同時(shí)我們也可以翻看Implemented Design的時(shí)序報(bào)告(Timing Summary)查看Kernel實(shí)際的時(shí)鐘要求:

clk_out1_pfm_top_clkwiz_kernel_0_1 {0.000 1.667} 3.333 300.000

6. 在Link階段加上“--kernel_frequency 100” 選項(xiàng)

在log看到執(zhí)行的命令是:

v++ --target hw --link -R2 --kernel_frequency 100 …

7. 完成Hardware Build之后,查看Summary,可以看到這時(shí)100Mhz Kernel 頻率的設(shè)置在整個(gè)Vitis Platform Link生效, 覆蓋默認(rèn)的300Mhz

和之前一樣翻看Implemented Design的時(shí)序報(bào)告(Timing Summary)查看Kernel實(shí)際的時(shí)鐘要求,kernel的目標(biāo)頻率已經(jīng)被正確修改了。

clk_out1_pfm_top_clkwiz_kernel_0_1 {0.000 5.000} 10.000 100.000

總結(jié):

選項(xiàng)“--kernel_frequency“ 加在Compile階段,影響的是對(duì)Kernel做高級(jí)綜合的Vitis_HLS的目標(biāo)頻率,不影響Kernel合入平臺(tái)后的Implementation的目標(biāo)頻率;

選項(xiàng)“--kernel_frequency” 加在Link階段, 不會(huì)影響對(duì)Kernel做高級(jí)綜合的Vitis_HLS的默認(rèn)目標(biāo)時(shí)鐘頻率,但是可以設(shè)置Kernel合入平臺(tái)后的Implementation的目標(biāo)頻率

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2206

    瀏覽量

    131906
  • Link
    +關(guān)注

    關(guān)注

    0

    文章

    104

    瀏覽量

    28185
  • 代碼
    +關(guān)注

    關(guān)注

    30

    文章

    4976

    瀏覽量

    74384

原文標(biāo)題:開(kāi)發(fā)者分享 | 如何在Vitis中設(shè)定Kernel 的頻率

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何使用AMD Vitis硬件環(huán)功能運(yùn)行Vitis子系統(tǒng)設(shè)計(jì)

    到目前為止,本文關(guān)于 AMD Versal AIE 驗(yàn)證和 AMD Vitis 新的驗(yàn)證功能的研究,所有內(nèi)容都基于仿真完成。
    的頭像 發(fā)表于 04-02 10:29 ?7195次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b>硬件<b class='flag-5'>在</b>環(huán)功能運(yùn)行<b class='flag-5'>Vitis</b>子系統(tǒng)設(shè)計(jì)

    變頻器對(duì)電機(jī)的頻率設(shè)定

    變頻器對(duì)電機(jī)輸出頻率設(shè)定,主要有 面板操作、外部端子控制和通信給定 三種方式。你可以根據(jù)對(duì)控制精度、操作距離和自動(dòng)化程度的具體要求來(lái)選擇最合適的一種。 我把這幾種方式的特點(diǎn)整理成了一個(gè)表格,方便你
    的頭像 發(fā)表于 03-20 12:04 ?202次閱讀
    變頻器對(duì)電機(jī)的<b class='flag-5'>頻率</b><b class='flag-5'>設(shè)定</b>

    關(guān)于變頻器加速時(shí)間減速時(shí)間的設(shè)定

    變頻器加速時(shí)間和減速時(shí)間的設(shè)定,本質(zhì)上是尋找一個(gè)平衡點(diǎn):既要保證電機(jī)能平穩(wěn)、安全地啟動(dòng)和停止(不觸發(fā)過(guò)流、過(guò)壓報(bào)警),又要兼顧生產(chǎn)效率(不拖泥帶水)。 它的核心邏輯是 通過(guò)控制頻率的變化率,來(lái)管理
    的頭像 發(fā)表于 03-16 12:08 ?367次閱讀

    變頻器頻率輸出低于設(shè)定值詳解

    與電機(jī)匹配問(wèn)題 當(dāng)電機(jī)負(fù)載慣性過(guò)大或存在機(jī)械卡阻時(shí),變頻器可能自動(dòng)降低輸出頻率以保護(hù)系統(tǒng)。例如離心泵負(fù)載若葉輪變形,會(huì)導(dǎo)致實(shí)際運(yùn)行頻率始終低于設(shè)定值5-10Hz。此時(shí)需檢查: 1. 機(jī)械傳動(dòng)系統(tǒng)潤(rùn)滑狀態(tài)。 2. 聯(lián)軸器對(duì)
    的頭像 發(fā)表于 01-05 07:39 ?982次閱讀
    變頻器<b class='flag-5'>頻率</b>輸出低于<b class='flag-5'>設(shè)定</b>值詳解

    基于Vitis Model Composer完成全流程AI Engine開(kāi)發(fā)

    基于Vitis Model Composer進(jìn)行AI Engine(AIE)開(kāi)發(fā),核心優(yōu)勢(shì)體現(xiàn)在AIE專屬優(yōu)化、開(kāi)發(fā)流程簡(jiǎn)化、靈活的適配性、高效驗(yàn)證及量產(chǎn)適配等方面。
    的頭像 發(fā)表于 12-31 11:20 ?6326次閱讀
    基于<b class='flag-5'>Vitis</b> Model Composer完成全流程AI Engine開(kāi)發(fā)

    如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹(shù)

    您將在這篇博客中了解系統(tǒng)設(shè)備樹(shù) (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護(hù)來(lái)自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對(duì) SDT 進(jìn)行操作,以便在 Vitis Unified IDE
    的頭像 發(fā)表于 11-18 11:13 ?3315次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統(tǒng)設(shè)備樹(shù)

    銣原子頻率標(biāo)準(zhǔn) 石英頻標(biāo) 基準(zhǔn)頻率

    頻率
    jf_47371611
    發(fā)布于 :2025年11月12日 14:27:06

    AMD Vitis AI 5.1測(cè)試版現(xiàn)已開(kāi)放下載

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元( NPU )的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺(tái)上實(shí)現(xiàn)可擴(kuò)展的高性能推理。
    的頭像 發(fā)表于 11-08 09:24 ?1450次閱讀

    AMD Vitis AI 5.1測(cè)試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺(tái)上實(shí)現(xiàn)可擴(kuò)展的高性能推理。
    的頭像 發(fā)表于 10-31 12:46 ?1000次閱讀

    如何在AMD Vitis Unified 2024.2連接到QEMU

    本篇文章我們將學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真,請(qǐng)參閱開(kāi)發(fā)者分享|
    的頭像 發(fā)表于 08-06 17:24 ?2001次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified 2024.2<b class='flag-5'>中</b>連接到QEMU

    如何在Unified IDE創(chuàng)建視覺(jué)庫(kù)HLS組件

    Vivado IP 流程(Vitis Unified),在這篇 AMD Vitis HLS 系列 3 ,我們將介紹如何使用 Unified IDE 創(chuàng)建 HLS 組件。這里采用“自下而上”的流程,從 HLS
    的頭像 發(fā)表于 07-02 10:55 ?1683次閱讀
    如何在Unified IDE<b class='flag-5'>中</b>創(chuàng)建視覺(jué)庫(kù)HLS組件

    低功耗藍(lán)牙產(chǎn)品開(kāi)發(fā)的過(guò)程,會(huì)涉及到一些參數(shù)的選擇和設(shè)定,這些參數(shù)是什么意思,該如何設(shè)定呢?(藍(lán)牙廣播)

    低功耗藍(lán)牙產(chǎn)品開(kāi)發(fā)的過(guò)程,會(huì)涉及到一些參數(shù)的選擇和設(shè)定,這些參數(shù)是什么意思,該如何設(shè)定呢?在此介紹一些: 藍(lán)牙的廣播類型(Advertising Type) 可連接廣播(ADV_I
    發(fā)表于 06-25 18:25

    STM32IDE如何設(shè)定代碼到ITCM運(yùn)行?

    摸索到了如何將變量定義到某個(gè)地址,但是不清楚如何讓代碼指定RAM運(yùn)行。按照設(shè)定變量的方式設(shè)定代碼,程序直接進(jìn)入了異常中斷{:16:}。
    發(fā)表于 06-24 06:45

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章開(kāi)發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫(xiě),但使用的是 AMD Vitis Unifie
    的頭像 發(fā)表于 06-20 10:06 ?2554次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP,通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫(xiě)回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP,并使用嵌入式 Vitis 應(yīng)
    的頭像 發(fā)表于 06-13 09:50 ?2252次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP