chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog HDL語(yǔ)言中任務(wù)與函數(shù)的比較

FPGA之家 ? 來(lái)源:FPGA之家 ? 作者:FPGA之家 ? 2021-07-02 10:24 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

C語(yǔ)言類比,可以把任務(wù)理解成返回類型為void的子程序,把函數(shù)理解為帶有返回值類型的子程序。

1、任務(wù)(task)

(1)任務(wù)定義的語(yǔ)法為:

task《任務(wù)名》; 《端口與類型說(shuō)明》 《局部變量說(shuō)明》 begin 《語(yǔ)句》 endendtask

需要注意的是,在第一行task語(yǔ)句中不能列出端口名列表;可以沒(méi)有輸入、輸出端口和雙向端口,也可以有一個(gè)或多個(gè)輸入、輸出端口和雙向端口。

(2)任務(wù)的調(diào)用

《任務(wù)名》(端口1,端口2,。..,端口n);

任務(wù)的調(diào)用只能在過(guò)程塊中進(jìn)行。當(dāng)被調(diào)用的任務(wù)具有輸入或輸出端口時(shí),任務(wù)調(diào)用語(yǔ)句必須包含端口列表。這個(gè)列表內(nèi)端口出現(xiàn)的順序和類型必須與任務(wù)定義的順序和類型一致。

2、函數(shù)(function)

函數(shù)的目的是通過(guò)返回一個(gè)值來(lái)響應(yīng)輸入信號(hào)的值。函數(shù)不能啟動(dòng)任務(wù),但任務(wù)可以啟動(dòng)函數(shù)。在Verilog HDL中函數(shù)被當(dāng)作操作符來(lái)使用,結(jié)果就是這個(gè)函數(shù)的返回值。

(1)函數(shù)的定義

function《返回值的類型和位寬》(函數(shù)名) 《端口與類型說(shuō)明》 《局部變量說(shuō)明》 begin 《語(yǔ)句》 endendfunction

其中,返回值的類型和位寬是可選項(xiàng),如果缺省會(huì)返回一位寄存器類型數(shù)據(jù)。Verilog HDL認(rèn)為函數(shù)的定義隱式地聲明了與函數(shù)同名的寄存器。函數(shù)的定義把函數(shù)被返回值所賦值寄存器的名稱初始化為與函數(shù)同名的內(nèi)部變量。

(2)函數(shù)的調(diào)用

《函數(shù)名》(《輸入表達(dá)式1》,《輸入表達(dá)式2》,。..,《輸入表達(dá)式n》);

其中,n個(gè)輸入表達(dá)式要與函數(shù)定義結(jié)構(gòu)中說(shuō)明的各個(gè)端口一一對(duì)應(yīng),他們代表各個(gè)輸入端口的輸入數(shù)據(jù),這些輸入表達(dá)式的排列順序及類型必須與各個(gè)輸入端口在函數(shù)定義結(jié)構(gòu)中的排列順序及類型嚴(yán)格保持一致。

函數(shù)的調(diào)用不能單獨(dú)作為一條語(yǔ)句出現(xiàn),他只能作為一個(gè)操作出現(xiàn)在賦值語(yǔ)句內(nèi),不僅能夠用于過(guò)程塊內(nèi)的賦值,還能夠出現(xiàn)在assign語(yǔ)句中。

3、任務(wù)與函數(shù)的比較

(1)函數(shù)至少必須有一個(gè)輸入端口,而任務(wù)可以有多個(gè)、一個(gè)或沒(méi)有輸入端口;

(2)函數(shù)不能有輸出端口,而任務(wù)可以有多個(gè)、一個(gè)或沒(méi)有輸出端口;

(3)函數(shù)調(diào)用通過(guò)函數(shù)名返回一個(gè)返回值,而任務(wù)調(diào)用通過(guò)端口傳遞返回值;

(4)函數(shù)中不能調(diào)用任務(wù),但任務(wù)中可以調(diào)用函數(shù);

(5)函數(shù)調(diào)用不能作為一條語(yǔ)句出現(xiàn),而任務(wù)調(diào)用可以;

(6)函數(shù)調(diào)用可以出現(xiàn)在過(guò)程塊或者連續(xù)賦值語(yǔ)句中,而任務(wù)調(diào)用只能出現(xiàn)在過(guò)程塊中。

文章出處:【微信公眾號(hào):FPGA之家】

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7250

    瀏覽量

    91622
  • C語(yǔ)言
    +關(guān)注

    關(guān)注

    180

    文章

    7631

    瀏覽量

    141117

原文標(biāo)題:Verilog HDL語(yǔ)言(3) : 任務(wù)和函數(shù)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Windows環(huán)境下32位匯編語(yǔ)言中文資料

    電子發(fā)燒友網(wǎng)站提供《Windows環(huán)境下32位匯編語(yǔ)言中文資料.rar》資料免費(fèi)下載
    發(fā)表于 06-30 15:14 ?0次下載

    verilog模塊的調(diào)用、任務(wù)函數(shù)

    在做模塊劃分時(shí),通常會(huì)出現(xiàn)這種情形,某個(gè)大的模塊中包含了一個(gè)或多個(gè)功能子模塊,verilog是通過(guò)模塊調(diào)用或稱為模塊實(shí)例化的方式來(lái)實(shí)現(xiàn)這些子模塊與高層模塊的連接的.
    的頭像 發(fā)表于 05-03 10:29 ?610次閱讀
    <b class='flag-5'>verilog</b>模塊的調(diào)用、<b class='flag-5'>任務(wù)</b>和<b class='flag-5'>函數(shù)</b>

    FPGA Verilog HDL語(yǔ)法之編譯預(yù)處理

    Verilog HDL語(yǔ)言和C語(yǔ)言一樣也提供了編譯預(yù)處理的功能?!熬幾g預(yù)處理”是Verilog HDL
    的頭像 發(fā)表于 03-27 13:30 ?565次閱讀
    FPGA <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>語(yǔ)法之編譯預(yù)處理

    一文詳解Verilog HDL

    Verilog HDL(Hardware Description Language)是一種硬件描述語(yǔ)言,用于從算法級(jí)、門級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建?!,F(xiàn)實(shí)生活中多用于專用集成電路
    的頭像 發(fā)表于 03-17 15:17 ?2345次閱讀
    一文詳解<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>

    淺談Verilog和VHDL的區(qū)別

    Verilog和VHDL是兩種廣泛使用的硬件描述語(yǔ)言HDL),它們用于描述和模擬數(shù)字電路系統(tǒng)的行為和結(jié)構(gòu)。這兩種語(yǔ)言的主要作用是幫助工程師設(shè)計(jì)、仿真和驗(yàn)證集成電路(IC)和系統(tǒng)級(jí)芯片
    的頭像 發(fā)表于 02-17 14:20 ?1464次閱讀
    淺談<b class='flag-5'>Verilog</b>和VHDL的區(qū)別

    EE-128:C語(yǔ)言中的DSP:從C調(diào)用匯編類成員函數(shù)

    電子發(fā)燒友網(wǎng)站提供《EE-128:C語(yǔ)言中的DSP:從C調(diào)用匯編類成員函數(shù).pdf》資料免費(fèi)下載
    發(fā)表于 01-07 13:48 ?0次下載
    EE-128:C<b class='flag-5'>語(yǔ)言中</b>的DSP:從C調(diào)用匯編類成員<b class='flag-5'>函數(shù)</b>

    Verilog 與 ASIC 設(shè)計(jì)的關(guān)系 Verilog 代碼優(yōu)化技巧

    Verilog與ASIC設(shè)計(jì)的關(guān)系 Verilog作為一種硬件描述語(yǔ)言HDL),在ASIC設(shè)計(jì)中扮演著至關(guān)重要的角色。ASIC(Application Specific Integr
    的頭像 發(fā)表于 12-17 09:52 ?995次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語(yǔ)法和風(fēng)格 VerilogVerilog 的語(yǔ)法更接近于 C 語(yǔ)言,對(duì)于有 C
    的頭像 發(fā)表于 12-17 09:44 ?1638次閱讀

    數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL

    數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL 1.兼職職位 ,不坐班,等待公司分配任務(wù),時(shí)間自由 2.薪資: 200-5000不等可具體協(xié)商 3.要求:國(guó)內(nèi)985/211院校在讀或畢業(yè),或者國(guó)外前100的院校 4.英語(yǔ)水平:四級(jí)500+
    發(fā)表于 11-06 17:57

    Verilog硬件描述語(yǔ)言參考手冊(cè)

    一. 關(guān)于 IEEE 1364 標(biāo)準(zhǔn)二. Verilog簡(jiǎn)介三. 語(yǔ)法總結(jié)四. 編寫Verilog HDL源代碼的標(biāo)準(zhǔn)五. 設(shè)計(jì)流程
    發(fā)表于 11-04 10:12 ?4次下載

    C語(yǔ)言中的socket編程基礎(chǔ)

    數(shù)據(jù) 步驟6:關(guān)閉socket 創(chuàng)建socket 在C語(yǔ)言中,創(chuàng)建socket需要使用socket()函數(shù)。這個(gè)函數(shù)需要兩個(gè)參數(shù):域
    的頭像 發(fā)表于 11-01 16:51 ?1159次閱讀

    system verilog語(yǔ)言簡(jiǎn)介

    ICer需要System Verilog語(yǔ)言得加成,這是ICer深度的表現(xiàn)。
    發(fā)表于 11-01 10:44 ?0次下載

    FPGA編程語(yǔ)言的入門教程

    FPGA(現(xiàn)場(chǎng)可編程邏輯門陣列)的編程涉及特定的硬件描述語(yǔ)言HDL),其中Verilog和VHDL是最常用的兩種。以下是一個(gè)FPGA編程語(yǔ)言(以V
    的頭像 發(fā)表于 10-25 09:21 ?1137次閱讀

    Verilog HDL的基礎(chǔ)知識(shí)

    本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識(shí),重點(diǎn)介紹賦值語(yǔ)句、阻塞與非阻塞、循環(huán)語(yǔ)句、同步與異步、函數(shù)任務(wù)語(yǔ)法知識(shí)。
    的頭像 發(fā)表于 10-24 15:00 ?1149次閱讀
    <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>的基礎(chǔ)知識(shí)

    FPGA Verilog HDL有什么奇技巧?

    不同的代碼段,方便進(jìn)行代碼的調(diào)試和不同配置的實(shí)現(xiàn)。 利用 always_ff 、 always_latch 等新的語(yǔ)法特性:在特定的場(chǎng)景下更清晰地表達(dá)電路的行為。 利用系統(tǒng)任務(wù)函數(shù):如 **display
    發(fā)表于 09-12 19:10