如何讓74LS194一直輸出高電平呢？
74ls190N是一種同步遞增或遞減BCD計(jì)數(shù)器，其別名也可以稱之為可逆十進(jìn)計(jì)數(shù)器。74ls190N是屬于一種低功耗肖特基TTL類型器件。
74ls190N的N是什么意思？
大部分電子元器件的后綴N代表的意思是常用直插（DIP）封裝。DIP封裝是一種非常簡(jiǎn)單的封裝方式。采用這種封裝形式的中小規(guī)模集成電路其引腳數(shù)不會(huì)超過(guò)100。
如何讓74LS194一直輸出高電平呢？
想讓74LS194一直輸出高電平的方法很簡(jiǎn)單，所有的控制引腳全部都接上高電平就可以了，當(dāng)然除了CP引腳不能接。
本文綜合整理自lycdl 、ggkkt
責(zé)任編輯：lq6
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
高電平
+關(guān)注
關(guān)注
6文章
225瀏覽量
22737 -
74ls194
+關(guān)注
關(guān)注
2文章
17瀏覽量
9954
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
什么情況會(huì)導(dǎo)致BUFFER_RYD一直為低電平？
到高電平，在4014工程中表現(xiàn)如此，但在4024工程中，BUFFE_RDY一直未被拉升到高電平。
在4014和4024工程中，通過(guò)串口輸出如下信息：
Info:APP:Port
發(fā)表于 08-14 06:21
DS1232LPS-2+T&R，在什么情況下，5腳RST會(huì)一直輸出高電平？
DS1232LPS-2+T&R，這款芯片在什么情況下，5腳RST會(huì)一直輸出高電平？（正常時(shí)序是上電有個(gè)400多ms的高電平后，一直處
發(fā)表于 04-18 07:51
dlpc3438無(wú)法啟動(dòng)，HOST_IRQ一直高電平是怎么回事？
dlpc3438無(wú)法啟動(dòng)，HOST_IRQ一直高電平， 芯片：DLPC3438+DLPA2005+DLP3010
flash是用的w25q64
固件下載的是dlpc3433/8,DLPA2005
發(fā)表于 02-24 06:04
在ADS1278上電后，SCLK沒(méi)給波型（一直是高電平），為什么DOUT會(huì)一直出來(lái)波形？
在ADS1278上電后，SCLK沒(méi)給波型（一直是高電平），為什么DOUT會(huì)一直出來(lái)波形？很不解。不是說(shuō)DOUT只在SCLK有波形輸入的時(shí)候才會(huì)輸出波的嗎
發(fā)表于 02-14 06:22
SN74V293的/EF引腳標(biāo)志位一直為低，為什么？
您好，我使用的同步FIFO SN74V293，但是它的/EF引腳標(biāo)志位一直為低，復(fù)位對(duì)其也沒(méi)有影響。FIFO工作在Standard模式下（即FWFT引腳接地），/LD引腳一直為高，/SEN引腳
發(fā)表于 02-12 08:30
轉(zhuǎn)換start引腳拉高后,ADS1258的ready信號(hào)輸出引腳一直是低電平狀態(tài)，不時(shí)有脈沖輸出，為什么？
我現(xiàn)在的情況是單片機(jī)的SPI口已經(jīng)可以配置1258，寄存器配置的值讀回后經(jīng)比較是正確的，但是，我把開(kāi)始轉(zhuǎn)換start引腳拉高后,ADS1258的ready信號(hào)輸出引腳一直是低電平狀態(tài)，不時(shí)有脈沖
發(fā)表于 02-11 08:00
ads1298發(fā)送指令RDATAC后，為何DRDY引腳一直為高電平？是什么原因呢？
發(fā)送指令RDATAC后，為何DRDY引腳一直為高電平？是什么原因呢？
發(fā)表于 02-11 06:08
啟動(dòng)ADS1293轉(zhuǎn)換后，DRDYB管腳一直為高電平，為什么？
參照ADS1293 PDF資料Figure 34. 8-12-Lead ECG Application 原理和寄存器設(shè)置，設(shè)置寄存器讀寫(xiě)沒(méi)有問(wèn)題，但啟動(dòng)ADC轉(zhuǎn)換后，DRDYB管腳一直為高電平
發(fā)表于 02-06 08:15
ADS1198 DRDY并沒(méi)有自動(dòng)變成高電平，而是一直維持在低電平，為什么？
手冊(cè)上說(shuō)DRDY會(huì)在SCLK的下降沿自動(dòng)變成高電平（DRDY s pulled high at the falling edge of SCLK），但為什么我做了幾次后發(fā)現(xiàn)DRDY并沒(méi)有自動(dòng)變成高電平，而是一直維持在低
發(fā)表于 02-06 07:14
ADS1274的DRDY一直是高電平，為什么？
引腳還是一直是高電平。通過(guò)DIN和sclk輸入數(shù)據(jù)時(shí)，DRDY輸出高電平脈沖。DOUT有數(shù)據(jù)。ADS1274壞了嗎？
發(fā)表于 02-06 07:07
DAC7565 SYNC這個(gè)IO腳在常態(tài)應(yīng)該置為低電平還是高電平？
可不可以這樣理解，SYNC等于高電平時(shí)，移位寄存器為復(fù)位狀態(tài)，低電平時(shí)為可使用狀態(tài)。但是我在實(shí)際使用過(guò)程中，SYNC一直保持高電平使用可以正確DA輸
發(fā)表于 02-05 09:31
ads1254的DOUT/DRDY引腳一直是高電平，為什么？
1示波器顯示電源.輸入3.3V電壓正常。
2.示波器顯示CLK口方波輸入正常
3.單片機(jī)用的是M4的SPI接口。
4.下面付的是出事化代碼。
問(wèn)題：DOUT/DRDY引腳一直高電平，SCLK引腳
發(fā)表于 01-24 08:17
使用ADS1230做一個(gè)壓力控制設(shè)備，測(cè)試時(shí)發(fā)現(xiàn)一直能不斷DOUT的下降沿信號(hào)，連上MCU后DOUT一直是高電平，為什么？
最近在使用ADS1230做一個(gè)壓力控制設(shè)備，精度要求不高，但在測(cè)試的時(shí)候發(fā)現(xiàn)一直能不斷DOUT的下降沿信號(hào)，連上MCU后DOUT一直是高電平。這個(gè)的版圖，設(shè)計(jì)的時(shí)候忘了把REFP和R
發(fā)表于 01-23 07:09
ADS1254上電啟動(dòng)，DOUT/DRDY總是高電平，一直為高電平是怎么回事？
ADS上電，DOUT/DRDY總是高電平，一直為高電平，多插幾次電源，偶爾能正常啟動(dòng)DOUT/DRDY有正常的下降沿。
到底是怎么回事？
下面是啟動(dòng)順序：
InitSPI3SEL();//設(shè)置
發(fā)表于 01-23 07:01
ADS1178 DRDY一直為高是什么原因呢？
我使用ADS1178電路圖如下圖所示，采用SPI模式，ADC_CLK為25MHz，由CPLD產(chǎn)生SYNC,脈沖寬度為120ns,測(cè)試DRDY管腳一直為高電平，這是什么原因呢？
發(fā)表于 01-23 06:54
工商網(wǎng)監(jiān)
評(píng)論