chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

簡述FPGA中亞穩(wěn)態(tài)的產(chǎn)生機理及其消除方法

FPGA之家 ? 來源:深入淺出玩兒轉(zhuǎn)FPGA ? 作者:fpgaer0630 ? 2021-07-23 11:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

亞穩(wěn)態(tài)的概念

亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當一個觸發(fā)器進入亞穩(wěn)態(tài)引時,既無法預(yù)測該單元的輸出電平,也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間,觸發(fā)器輸出一些中間級電平,或者可能處于振蕩狀態(tài),并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。

FPGA工程師社群

亞穩(wěn)態(tài)產(chǎn)生原因

在同步系統(tǒng)中,觸發(fā)器的建立/保持時間不滿足,就可能產(chǎn)生亞穩(wěn)態(tài)。當信號在異步時鐘域或者不相關(guān)電路間傳輸時,往往導(dǎo)致亞穩(wěn)態(tài)的產(chǎn)生。系統(tǒng)中有異步元件時,設(shè)計的電路要減少亞穩(wěn)態(tài)導(dǎo)致錯誤的產(chǎn)生,其次要使系統(tǒng)對產(chǎn)生的錯誤不敏感。

異步時鐘域轉(zhuǎn)換的核心就是保證下級時鐘對上級時鐘數(shù)據(jù)采樣的 Setup 和 Hold 時間。如果觸發(fā)器的 Setup 和 Hold 時間不滿足,就可能產(chǎn)生亞穩(wěn)態(tài),此時觸發(fā)器輸出端 Q 在有效時鐘沿之后比較長的一段時間內(nèi)處于不確定的狀態(tài)。

在這段時間內(nèi) Q 端產(chǎn)生毛刺并不斷振蕩,最終固定在某一電壓值,此電壓值并不一定等于原來數(shù)據(jù)輸入端 D 的數(shù)值,這段時間成為決斷時間(Resolution time)。經(jīng)過 Resolution time 之后 Q 端將穩(wěn)定到 0 或 1 上,但是究竟是0 或 1,這是隨機的,與輸入沒有必然的聯(lián)系,如下圖所示:

76dee04e-e10c-11eb-9e57-12bb97331649.jpg

亞穩(wěn)態(tài)的危害

亞穩(wěn)態(tài)的危害主要體現(xiàn)在破壞系統(tǒng)的穩(wěn)定性。由于輸出在穩(wěn)定下來之前可能是毛刺,振蕩或固定的某一電壓值,因此亞穩(wěn)態(tài)將導(dǎo)致邏輯誤判,嚴重情況下輸出 0 ~1 之間的中間電壓值還會使下一級產(chǎn)生亞穩(wěn)態(tài),即導(dǎo)致亞穩(wěn)態(tài)傳播。邏輯誤判導(dǎo)致功能性錯誤,而亞穩(wěn)態(tài)的傳播則擴大了故障面。

另外,在亞穩(wěn)態(tài)狀態(tài)下,任何諸如環(huán)境噪聲、電源干擾等細微擾動豆?jié){導(dǎo)致更惡劣的狀態(tài)不穩(wěn)定,這是這個系統(tǒng)的傳輸延遲增大,狀態(tài)輸出錯誤,在某些情況下甚至?xí)?a href="http://www.brongaenegriffin.com/tags/寄存器/" target="_blank">寄存器在兩個有效判定門限(VoL、VoH)之間長時間振蕩。

降低亞穩(wěn)態(tài)發(fā)生概率的方法

只要系統(tǒng)中有異步元件,亞穩(wěn)態(tài)就無法避免,因此設(shè)計的電路首先要減少亞穩(wěn)態(tài)導(dǎo)致的錯誤,其次要使系統(tǒng)對產(chǎn)生的錯誤不敏感。前者要靠同步設(shè)計來實現(xiàn),而后者根據(jù)不同的設(shè)計應(yīng)用有不同的處理辦法。

使用兩級寄存器采樣可以有效地減少亞穩(wěn)態(tài)繼續(xù)傳播的概率。如下圖所示,左邊為異步輸入端,經(jīng)過兩級觸發(fā)器采樣,在右邊的輸出與 bclk 同步,而且該輸出基本不存在亞穩(wěn)態(tài)。其原理是及時第一個觸發(fā)器的輸出端存在亞穩(wěn)態(tài)。

經(jīng)過一個 Clk 周期后,第二個觸發(fā)器 D 端的電平仍未穩(wěn)定的概率非常小,因此第二個觸發(fā)器 Q 端基本不會產(chǎn)生亞穩(wěn)態(tài)。理論上如果再添加一級寄存器,使同步采樣達到 3 級,則末級輸出為亞穩(wěn)態(tài)的概率幾乎為 0 。

771187ce-e10c-11eb-9e57-12bb97331649.jpg

用上圖所示的兩級寄存器采樣僅能降低亞穩(wěn)態(tài)的概率,并不能保證第二級輸出的電平就是正確電平。前面說過經(jīng)過 Resolution time 之后寄存器輸出的電平是一個不確定的穩(wěn)定值,也就是說這種處理方法并不能排除采樣錯誤的產(chǎn)生,這時要求所設(shè)計的系統(tǒng)對采樣錯誤有一定的容忍度。

有些應(yīng)用本身就對采樣錯誤不敏感,如一幀圖像編碼,一段語音編碼等;而有些系統(tǒng)對錯誤采樣比較敏感,這類由于亞穩(wěn)態(tài)造成的采樣是一些突發(fā)的錯誤,所以可以采用一些糾錯編碼手段完成錯誤的糾正。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1659

    文章

    22365

    瀏覽量

    632998

原文標題:FPGA中亞穩(wěn)態(tài)的產(chǎn)生機理及其消除辦法

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    CD4047B:CMOS低功耗單穩(wěn)態(tài)/無穩(wěn)態(tài)多諧振蕩器的設(shè)計與應(yīng)用

    CD4047B:CMOS低功耗單穩(wěn)態(tài)/無穩(wěn)態(tài)多諧振蕩器的設(shè)計與應(yīng)用 在電子設(shè)計領(lǐng)域,多諧振蕩器是一種常見且重要的電路元件,它能產(chǎn)生方波信號,廣泛應(yīng)用于各種數(shù)字設(shè)備中。今天,我們要深入探討的是德州儀器
    的頭像 發(fā)表于 12-28 16:20 ?550次閱讀

    SiC功率模塊時代的電力電子系統(tǒng)共模電流產(chǎn)生機理和抑制方法

    SiC功率模塊時代的電力電子系統(tǒng)共模電流產(chǎn)生機理和抑制方法 傾佳電子(Changer Tech)是一家專注于功率半導(dǎo)體和新能源汽車連接器的分銷商。主要服務(wù)于中國工業(yè)電源、電力電子設(shè)備和新能源
    的頭像 發(fā)表于 12-15 15:44 ?370次閱讀
    SiC功率模塊時代的電力電子系統(tǒng)共模電流<b class='flag-5'>產(chǎn)生</b>的<b class='flag-5'>機理</b>和抑制<b class='flag-5'>方法</b>

    CD4047B:低功耗單穩(wěn)態(tài)/無穩(wěn)態(tài)多諧振蕩器的設(shè)計與應(yīng)用

    CD4047B:低功耗單穩(wěn)態(tài)/無穩(wěn)態(tài)多諧振蕩器的設(shè)計與應(yīng)用 在電子設(shè)計領(lǐng)域,多諧振蕩器是一種常見且重要的電路元件,它能產(chǎn)生方波信號,廣泛應(yīng)用于各種數(shù)字設(shè)備中。今天我們要深入探討的是德州儀器
    的頭像 發(fā)表于 12-11 10:40 ?710次閱讀
    CD4047B:低功耗單<b class='flag-5'>穩(wěn)態(tài)</b>/無<b class='flag-5'>穩(wěn)態(tài)</b>多諧振蕩器的設(shè)計與應(yīng)用

    隨鉆振動信號的產(chǎn)生機理、測量與井下處理方法

    我們來詳細解析一下MWD(隨鉆測量)儀器中的振動和沖擊測量模塊。這個模塊是現(xiàn)代高性能MWD和LWD(隨鉆測井)系統(tǒng)的核心組件之一,它不再僅僅是一個“輔助診斷工具”,而是直接關(guān)系到鉆井安全、效率和成本的關(guān)鍵子系統(tǒng)。
    的頭像 發(fā)表于 11-25 16:56 ?406次閱讀

    四種負電壓電源的產(chǎn)生原理及其應(yīng)用場景

    在系統(tǒng)應(yīng)用場景中,受限于體積、成本及上電時序等要求,有時僅能采用單一正電源供電。然而,運算放大器、通信接口及傳感器驅(qū)動等模塊的正常運行,往往需要額外配置負電壓供電。本文在深入剖析負電壓產(chǎn)生機理的基礎(chǔ)上,詳細闡述了4種負電壓電源的產(chǎn)生原理,并探討其應(yīng)用場景。
    的頭像 發(fā)表于 08-16 09:13 ?4310次閱讀
    四種負電壓電源的<b class='flag-5'>產(chǎn)生</b>原理<b class='flag-5'>及其</b>應(yīng)用場景

    電容瞬態(tài)放電原理:大電流的產(chǎn)生機

    在《基于柔性探頭的電容放電瞬態(tài)電流分析》一文中,我們深入探討了測量電容放電瞬態(tài)電流的過程,但是電容是如何產(chǎn)生大電流的?接下來將著重介紹其中大電流的產(chǎn)生機制。電容儲能的物理本質(zhì)決定能量釋放潛力電容器
    的頭像 發(fā)表于 07-18 17:02 ?971次閱讀
    電容瞬態(tài)放電原理:大電流的<b class='flag-5'>產(chǎn)生機</b>制

    無軸承異步電機的不平衡振動補償控制

    針對由質(zhì)量偏心引起的無軸承異步電機轉(zhuǎn)子不平衡振動問題,首先對不平衡振動的產(chǎn)生機理進行了分析;然后,研究給出了無軸承磁懸浮轉(zhuǎn)子的不平衡振動位移提取算法、不平衡振動前饋補償控制力的實時估算和調(diào)節(jié)方法
    發(fā)表于 07-14 17:37

    雙電機驅(qū)動攪拌器功率循環(huán)問題研究

    摘 要:針對雙電機攪拌機存在的功率循環(huán)造成能源的浪費,而且影響電機使用壽命的問題,通過對循環(huán)功率的產(chǎn)生機理及其影響因素進行分析與研究,得出循環(huán)功率與設(shè)備參數(shù)及使用參數(shù)之間的關(guān)系,提出盡量采用單電機或
    發(fā)表于 06-19 10:38

    依圖科技出席華為中東中亞2025技術(shù)嘉年華暨伙伴大會

    近日,華為中東中亞2025技術(shù)嘉年華暨伙伴大會在烏茲別克斯坦,塔什干開幕。大會以“加速邁向智能世界”為主題,全面展示了華為與區(qū)域客戶伙伴共同推動數(shù)智化和綠色轉(zhuǎn)型的創(chuàng)新成果。依圖科技受邀出席此次活動
    的頭像 發(fā)表于 05-26 16:12 ?851次閱讀

    華為面向中東中亞地區(qū)發(fā)布全新星河AI數(shù)據(jù)中心網(wǎng)絡(luò)

    近日,在華為數(shù)據(jù)通信創(chuàng)新峰會2025中東中亞站期間,以“星河AI數(shù)據(jù)中心網(wǎng)絡(luò),賦AI時代新動能”為主題的分論壇上,華為面向中東中亞地區(qū)發(fā)布全新升級的星河AI數(shù)據(jù)中心網(wǎng)絡(luò)方案。該方案基于AI大腦、AI
    的頭像 發(fā)表于 05-21 15:49 ?778次閱讀

    華為面向中東中亞地區(qū)發(fā)布全新星河AI園區(qū)網(wǎng)絡(luò)

    華為數(shù)據(jù)通信創(chuàng)新峰會2025中東中亞站期間,華為面向中東中亞地區(qū)發(fā)布全新升級的星河AI園區(qū)網(wǎng)絡(luò),通過AI提升網(wǎng)絡(luò)的安全體驗、應(yīng)用體驗、無線體驗及運維體驗,助力客戶數(shù)智化轉(zhuǎn)型。
    的頭像 發(fā)表于 05-21 15:45 ?761次閱讀

    跨異步時鐘域處理方法大全

    方法只用于慢到快時鐘域的1bit信號傳遞。在Xilinx器件中,可以使用(* ASYNC_REG = "TRUE" *)標記,將兩個寄存器盡量靠近綜合,降低 亞穩(wěn)態(tài)因?qū)Ь€延遲太大而傳播到第二個寄存器的可能性。
    的頭像 發(fā)表于 05-14 15:33 ?1417次閱讀
    跨異步時鐘域處理<b class='flag-5'>方法</b>大全

    開關(guān)電源EMC產(chǎn)生機理及其對策

    文件過大,需要完整版資料可下載附件查看哦!
    發(fā)表于 03-27 14:56

    CMOS邏輯IC使用時如何應(yīng)對電路中的危害、亞穩(wěn)態(tài)、鎖存以及ESD—東芝半導(dǎo)體帶你深入電子設(shè)計

    提要 本期課堂,我們將繼續(xù)深入CMOS邏輯IC的使用注意事項,介紹如何應(yīng)對電路中的危害、亞穩(wěn)態(tài)、鎖存以及ESD防護等問題。 Q 危害的問題 如果是由OR(或)、AND(與)和其它門組成的多輸入組合
    的頭像 發(fā)表于 02-07 17:43 ?1956次閱讀
    CMOS邏輯IC使用時如何應(yīng)對電路中的危害、<b class='flag-5'>亞穩(wěn)態(tài)</b>、鎖存以及ESD—東芝半導(dǎo)體帶你深入電子設(shè)計