英特爾(Intel)首席執(zhí)行官PatGelsinger已經受夠了…他代表Intel宣布，10納米工藝還是10納米，但是該節(jié)點(代號SuperFin)的下一代，會叫做“Intel7”，然后再來是“Intel4”、“Intel3”，不會出現(xiàn)“納米”這個字眼。而在3之后，Intel著眼于埃米(angstroms，?)尺寸，接下來的節(jié)點會叫做“20A”與“18A”。

以上是5個工藝節(jié)點就是Intel到2025年的技術藍圖，該公司也發(fā)表了新晶體管架構──Intel稱為“RibbonFET”的一種環(huán)繞式柵極(gateall-around，GAA)晶體管變體，還有利用晶圓片背面、命名為PowerVia的新型互連技術；同時，該公司亦宣布正與ASML合作，對極紫外光微(EUV)微影技術的革新做出貢獻。

工藝節(jié)點的重新命名，也許看來像是一家嘗試讓所有人忘記他們曾經跌跌撞撞、一度曾失去領導地位的公司在一本正經地胡說八道，但是其競爭對手所使用的節(jié)點名稱，卻會讓Intel聽起來很“落伍”，更幾乎是無意義的營銷…所以為何他們不能重新設定命名方法？

廣告

Intel一直強調，在任何既定的技術節(jié)點上，該公司的產品性能會比其他競爭對手推出的同類產品性能更好；例如其10納米工藝相當于臺積電(TSMC)的7納米工藝。對IC設計業(yè)者來說，性能是一個關鍵議題，每一代工藝節(jié)點的性能需要有所提升，節(jié)點之間的進展速度也要加快。然而，眾所周知Intel錯過了自己訂下的10納米工藝節(jié)點量產時程(現(xiàn)在已經全面量產)。

失去(或被認為失去)技術領導地位已經夠糟了，在工藝節(jié)點的進展路程中跌跌撞撞也很慘、甚至更不好。一家芯片制造商的客戶各自有產品藍圖，如果他們的供應伙伴讓他們無法達到默認的目標，對他們來說就是考慮換一家新伙伴的時候了。

這解釋了為何Gelsinger自從接手Intel首席執(zhí)行官，就一再宣示該公司將開始按照常規(guī)節(jié)奏推進每一代工藝節(jié)點，而且每一代節(jié)點在性能上都會有顯著的性能提升。能否按時交貨至關重要，如果Intel又遭遇一次無法按時完成工藝節(jié)點演進的錯誤，恐怕不只危及現(xiàn)有客戶關系，對該公司力推的全新晶圓代工業(yè)務IntelFoundryServices(IFS)也會是致命打擊。

Intel在日前舉辦的全球記者會上宣布了詳細的工藝技術藍圖：

Intel7將于今年問世，并于2022年量產；

Intel4將于2022年底問世，并于2023年量產；

Intel3將于2023年稍晚問世，意味著將于2024年量產；

Intel20A將于2024年初問世；

Intel18A預計于2025年初問世。

此外Intel也列出了對應以上工藝節(jié)點的處理器產品藍圖。舉例來說，Intel7工藝將用于生產2021年客戶端設備AlderLake處理器，以及預計2022年量產的SapphireRapids數(shù)據(jù)中心處理器。Intel4則將用以生產客戶端處理器MeteorLake，以及數(shù)據(jù)中心處理器GraniteRapids

Intel表示，其Intel4工藝將全面采用EUV微影；該公司將繼續(xù)優(yōu)化FinFET技術至Intel3，從20A工藝開始則將轉換至GAA晶體管架構。而盡管業(yè)界幾乎所有開發(fā)先進工藝節(jié)點的廠商都在期待由FinFET轉向GAA，Intel自家的GAA技術被命名為RibbonFET，如下圖所示。

此外Intel也提及了新互連技術PowerVia(參考下圖)。該公司表示，傳統(tǒng)上互連導線是放置于晶體管頂端，雖然一直以來運作良好，但在新架構更小尺寸上，其效率也隨之降低。PowerVia是將互連放置于芯片下方，計劃于Intel3工藝開始試驗，預計將于Intel20A準備好商業(yè)化。

Intel表示正與Qualcomm合作，以20A工藝開發(fā)主流智能手機芯片平臺；如果合作一切順利，Qualcomm的背書會發(fā)揮重要作用。Intel已經嘗試在智能手機市場站穩(wěn)腳跟好一段時間，但成效不彰。

而為了表明對發(fā)展制造技術的承諾，Intel也宣布正與設備業(yè)者ASML合作，定義、建立與部署更精練的高數(shù)值孔徑(high-NA)EUV技術，并聲稱該公司將會是業(yè)界首家量產高數(shù)值孔徑EUV系統(tǒng)的業(yè)者，其該系統(tǒng)將在18A工藝節(jié)點為RibbonFET的改善做出貢獻。

多年來，Intel一直標榜自家在新一代封裝技術方面處于領先地位，而封裝技術對于半導體組件性能的進一步提升扮演關鍵角色。該公司表示，其IFS部門已經與云端巨擘AWS簽署合作協(xié)議，后者將成為其先進封裝技術的第一位客戶。

節(jié)點命名方式

歷史上，最小晶體管柵極與工藝節(jié)點命名之間通常存在某種程度關系；但是當這兩者之間的關系完全被打破，就會產生一些爭議。有人說，那是發(fā)生在大約2010年問世的32納米節(jié)點，而Intel則表示應該要追溯至1997年，當時半導體工藝微縮至0.18微米。無論最小晶體管柵極與節(jié)點命名之間的距離是何時越拉越遠，現(xiàn)在兩者之間已經沒有關系。

市場研究機構TiriasResearch分析師KevenKrewell表示，這也就是為何“工藝節(jié)點數(shù)字的重設已經逾時；Intel一直在做14納米+++的東西，但這對Intel以外的其他人來說是沒有意義的。臺積電則是創(chuàng)建了像是8納米這樣的中間節(jié)點，而這意味著很難將晶體管與晶體管進行詳細的比較?！?/p>

針對Intel在接下來5個節(jié)點的規(guī)劃，Krewell則表示：“該技術藍圖相當激進，但Intel感覺他們已經準備好迎接這樣的大躍進；每一個新節(jié)點都綁了特定產品，所以Intel的表現(xiàn)如何將會是清晰可見的。而Qualcomm采用20A工藝還是未來幾年之后的事，該公司愿意公開承認令人印象深刻；”他也指出，封裝技術是很重要的一個訊息，特別是Intel贏得AWS這家客戶。

在Intel于美國時間7月26日下午舉行的該場記者會上，Gelsinger在接受媒體提問時，被問到了AWS與Qualcomm以外的其他客戶。對此，他表示與Qualcomm的合作證明IFS客戶將會同步取得與Intel以內部使用為目的所開發(fā)、最先進的制造技術；而在Qualcomm之外，該公司也正在與其他客戶洽談，但不方便透露任何名稱。

Gelsinger僅透露，那些客戶有的來自工業(yè)領域，有的來自汽車領域，也有的是需要代工伙伴的半導體業(yè)者──包括一些在傳統(tǒng)上是競爭對手的廠商；他充滿熱情地表示：“IFS已經投入競賽！”

編譯：Judith Cheng

(參考原文：Intel Charts Manufacturing Course to 2025，By Brian Santo）

fqj