一、FPGA的硬件架構(gòu)和工作原理

1.1早期的PROM技術(shù)實(shí)現(xiàn)

在上世紀(jì)60年代以后，小規(guī)模集成電路出現(xiàn)，需要實(shí)現(xiàn)一個組合邏輯的方法，是一種基于PROM（Programable ROM Based）的技術(shù)，其原理是將組合電路的真值表寫入ROM中，用PROM設(shè)備實(shí)現(xiàn)定制邏輯的真值表，等效于實(shí)現(xiàn)定制邏輯。

這里控制信號從略。

首先，將比較器的真值表填寫：

將真值表寫入PROM中，使用PROM設(shè)備實(shí)現(xiàn)比較器：

等效的實(shí)現(xiàn)定制邏輯。

為了進(jìn)一步了解PROM技術(shù)的本質(zhì)，需要知道ROM設(shè)備的架構(gòu)和原理：

1.2基于PROM技術(shù)的SOP（積之和最小項(xiàng)）

數(shù)字電路中，將真值表用邏輯門實(shí)現(xiàn)的常用方法為SOP（Sum Of Products）：

PROM設(shè)備中，多路器的選擇信號對應(yīng)地址的譯碼邏輯

1.3基于查找表技術(shù)的定制邏輯

上世紀(jì)80年代，CPLD的出現(xiàn)，以及之后的FPGA，為了解決輸入端和存儲單元的2的n次方問題，出現(xiàn)了查找表LUT技術(shù)。查找表LUT其原理同樣是用固定的（硬核）多路器，基于SRAM技術(shù)，實(shí)現(xiàn)定制邏輯的真值表，從而等效的實(shí)現(xiàn)定制邏輯。其中一個重要的變化，是將真值表項(xiàng)寫入SRAM（靜態(tài)存儲器）中，而不是用反溶絲技術(shù)（OTP），從而實(shí)現(xiàn)在線編程（沿用至今）。同樣用上面的二輸入比較器為例：

以上例子中，所需要的存儲器單元仍然是16個單元，為2的4次方。為了清楚LUT的減輸入法過程，我們將輸入端增加到16（與或陣列，需要65536單元）：

這里使用的存儲器為：16*16=65536。并沒有解決存儲器數(shù)量增加的問題。但使用四輸入LUT的實(shí)際架構(gòu)（含減輸入法）為：

這里，僅僅使用了5*16=80個存儲器單元。

1.4在線編程技術(shù)

CPLD出現(xiàn)之前，PLD設(shè)備大多采用反熔絲技術(shù)（Anti-Fuse），交叉編程位置在編程前為高阻抗，編程后為很低的阻抗，為導(dǎo)通態(tài)。反熔絲技術(shù)為一次性編程（OTP），實(shí)際使用并不方便，但其好處是便于保護(hù)知識產(chǎn)權(quán)。在LUT技術(shù)出現(xiàn)以后，設(shè)計者的定制邏輯真值表和整個設(shè)計的網(wǎng)表（含路由），是寫入靜態(tài)存儲器SRAM中，具有速度快，支持在線編程（可反復(fù)擦除），但其缺點(diǎn)是揮發(fā)性（掉電即失），F(xiàn)PGA每次上電以后，需要重新裝入（有一個比較復(fù)雜的配置過程）。

責(zé)任編輯：haq