chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用Vivado License Manager時(shí)Vivado的錯誤信息

FPGA技術(shù)驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2021-09-12 15:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vivado License Manager在使用Vivado License Manager時(shí),如果通過如下圖所示方式指定license的路徑時(shí),要保證路徑僅包含ASCII字符而沒有中文字符。

Vivado Synthesis Hangs/StopsVivado在綜合時(shí),如果顯示一直在運(yùn)轉(zhuǎn),但不再輸出任何log信息時(shí),檢查一下工程路徑是否包含了特殊字符“&”。因?yàn)椤?”字符在Tcl腳本里是變量置換符。

Vivado SysGen IP Packager對于SysGen工程,需要將其通過VivadoIP Packager封裝為IP供Vivado使用。如果在Windows操作系統(tǒng)下,生成文件所在目錄路徑超過了260個(gè)字符,嘗試在Vivado下打開此IP時(shí)就會報(bào)錯。因此,要確保文件路徑名稱小于260個(gè)字符。

Vivado Installation在安裝Vivado時(shí),如果安裝源文件xsetup.exe所在目錄包含“!”時(shí),雙擊xsetup.exe后,安裝界面會閃退,導(dǎo)致無法安裝。因此,要將源文件所在目錄路徑里的字符“!”移除。

DATA2MEM

如上圖所示,如果頂層模塊名為單一字符m,就會導(dǎo)致上述錯誤。使用data2mem時(shí),{a, c, h, m, n, p}為保留字符,頂層模塊名稱不能使用它們。從這個(gè)角度而言,對模塊的命名應(yīng)避免使用單個(gè)字符。

IP, Archive Project

在Windows操作系統(tǒng)下,要求路徑名所包含的字符不能超過260個(gè),否則生成IP時(shí)或者對Vivado工程打包時(shí)就會報(bào)如上圖所示的錯誤信息。 create_project, read_*使用create_project時(shí),如路徑名包含@會報(bào)如下圖所示錯誤信息。

使用read_*命令,例如read_edif時(shí),如果路徑名包含~字符,會報(bào)如下錯誤信息。

結(jié)論:

在Windows操作系統(tǒng)下,路徑名有260個(gè)字符的限制。因此要使Vivado工程目錄名稱盡可能短一些,同時(shí),避免在路徑名中包含特殊字符。保險(xiǎn)起見,用字母、數(shù)字、下劃線構(gòu)成文件目錄。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 操作系統(tǒng)
    +關(guān)注

    關(guān)注

    37

    文章

    7261

    瀏覽量

    127890
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    844

    瀏覽量

    70075

原文標(biāo)題:Vivado跟路徑相關(guān)的錯誤信息

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    RTT Studio新建通用項(xiàng)目時(shí)無法選MCU和Board怎么解決?

    RTT Studio新建通用項(xiàng)目時(shí),提示如下錯誤信息: “Detect no available version of Board Support Packages, Please install
    發(fā)表于 09-25 08:01

    vivado仿真時(shí)GSR信號的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?844次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號的影響

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對應(yīng)的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板,導(dǎo)致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1078次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?840次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來到至芯科技FPGA煉獄營地,準(zhǔn)備開啟我們的偉大征程!正所謂“兵馬未動,糧草先行”,戰(zhàn)前的準(zhǔn)備自是必不可少,在FPGA的漫漫沙場,我們何以入場,何以取勝呢?在這里我們?yōu)楦魑粦?zhàn)友準(zhǔn)備了vivado 2018.3的使用教程。
    的頭像 發(fā)表于 04-30 14:14 ?2364次閱讀
    <b class='flag-5'>Vivado</b> 2018.3軟件的使用教程

    Vivado HLS設(shè)計(jì)流程

    為了盡快把新產(chǎn)品推向市場,數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級的提升”這兩個(gè)方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?1187次閱讀
    <b class='flag-5'>Vivado</b> HLS設(shè)計(jì)流程

    Vivado FIR IP核實(shí)現(xiàn)

    Xilinx的FIR IP核屬于收費(fèi)IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個(gè)人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時(shí)也破解
    的頭像 發(fā)表于 03-01 14:44 ?2290次閱讀
    <b class='flag-5'>Vivado</b> FIR IP核實(shí)現(xiàn)

    AMD Vivado Design Suite IDE中的設(shè)計(jì)分析簡介

    本文檔涵蓋了如何驅(qū)動 AMD Vivado Design Suite 來分析和改善您的設(shè)計(jì)。
    的頭像 發(fā)表于 02-19 11:22 ?791次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的設(shè)計(jì)分析簡介

    Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:28 ?2次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點(diǎn)擊 Next: 選擇 Vivado HL System Edition(一般選擇這個(gè)設(shè)計(jì)套件比較完整,它比 Vivado HL Design Edition 多了一個(gè) System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?6722次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個(gè)帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1701次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    vivado導(dǎo)入舊版本的項(xiàng)目,IP核心被鎖。

    vivado導(dǎo)入其他版本的項(xiàng)目的時(shí)候,IP核被鎖,無法解開,請問該如何解決。 使用軟件:vivado 2019.2 導(dǎo)入項(xiàng)目使用版本:vivado 2018
    發(fā)表于 11-08 21:29

    使用Vivado通過AXI Quad SPI實(shí)現(xiàn)XIP功能

    本博客提供了基于2023.2 Vivado的參考工程,展示如何使用Microblaze 地執(zhí)行(XIP)程序,并提供一個(gè)簡單的bootloader。
    的頭像 發(fā)表于 10-29 14:23 ?2391次閱讀
    使用<b class='flag-5'>Vivado</b>通過AXI Quad SPI實(shí)現(xiàn)XIP功能

    Vivado使用小技巧

    后的約束在之前版本中已存在,那么Vivado會給出警告信息,顯示這些約束會覆蓋之前已有的約束;如果是新增約束,那么就會直接生效。
    的頭像 發(fā)表于 10-24 15:08 ?1304次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧